数字电容测量仪的设计--数电课程设计

1、第1章 系统设计1.1 设计要求本次设计任务基本要求设计制作一个数字电容测量仪，能够测试的电容量在1uf至100uf范围内，并且用2位数码管显示测量数据。1.2 总体设计方案1.2.1设计思路题目要求设计一个数字电容测量仪。设计中采用两个555定时器分别构建多谐振荡器和单稳态触发器用于产生计数脉波和控制计数脉波，其中待测电容为单稳态电路中的外接电容，当单稳态产生的波形为高电平时计多谐产生的脉波个数即为电容数值。计数部分由74ls160构建的二个十进制计数器构成，采用74273锁存计数结果，7448驱动共阴数码管显示计数值（即所测电容的值）。1.2.2 系统方案论证与选择方案一 容抗法测量电容电

2、路其设计思想是首先利用一定频率（例为400hz）的正弦波信号将被测量电容量cx变成容抗xc，然后进行c / vca转换，把xc转换成交流信号电压，再经过ac / dc转换期取出平均值电压v0，送至31/2位或41/2位a/d转换器。由于平均值电压v0cx，只要适当调节电路参数，即可直读电容量。优缺点：容抗法测电容的优点是能自动调零，缩短了测量时间，但精度不高，分立元件太多。方案二 利用充放电法测量电容其设计思想是利用对被测电容进行冲放电，将脉波输入计数器通过计数，最后送出正确的显示信号给显示电路。由555构成一个多谐振荡器。在电源刚接通时，电容c上的电压为0，多谐振荡器输出vo为高电平，vo通

3、过r对电容c充电。由555构成的单稳态触发器作为控制计数脉波，使74ls160在单稳态电路输出高电平时计数脉波，然后在单稳态输出加反相器控制74273在单稳态电路输出高电平时锁存计数值，再通过7448驱动数码管显示数值。优缺点：测量时间短，精度高，分立元件少，但不能进行自动调零。综上所述，选择第二种方案进行设计。1.2.3总体设计框图由所选方案可得总体设计框图如图1-1所示图 1-1 系统组成框图根据上图可知每个框图在设计中都是必不可少的，在电路中有着非常重要的作用：由555定时器构成的多谐振荡器可以产生一定周期的脉波，此脉波既作为单稳态触发器电路的输入脉波，也作为计数器的计数脉波。由555定

4、时器构成的单稳态触发器可以产生占空比一定的脉波，此脉波用来控制74ls160在高电平期间计数。在单稳态触发电路后加反相器形成的脉波用来控制74273在单稳态高电平期间锁存计数值。由74ls160构成的两个十进制计数器在控制信号作用下完成计数功能。由74273构成的锁存器将计数器记下的数值锁存起来，防止干扰。由7448构成的驱动器用来驱动数码管，将锁存的数值在数码管上显示出来。第2章 单元电路的设计2.1 直流稳压电源设计2.1.1整流电路采用直流稳压电源设计思路（1）电网供电电压为交流220v（有效值），50hz，要获得低压直流输出，首先须采用电源变压器将电网电压降低获得所需要的交流电压。（2

5、）降压后的交流电压，通过整流电路变成单向的直流电，但其幅值变化大。（3）脉动大的直流电压须经过滤波电路变成平滑的，脉动小的直流电，即将交流成分滤掉，保留其直流成分。（4）滤波后的直流电压再通过稳压电路，便可得到基本上不受外界影响的稳定的直流电压输出，供给负载。2.1.2直流稳压电源的原理框图分析220v变压电路整流电路滤波电路稳压电路接负载图2-1 直流稳压电源框图采用电源变压器将电网220v，50hz交流电降压后送整流电路，整流桥选用的二极管需要考虑允许承受的电压和电流值。滤波器常采用无源元件r，l，c构成的不同类型滤波电路。由于本电路为小功率电源，故可用电容输入式滤波电路。稳压电路采用串联

6、反馈式稳压电路。比较放大单元采用分立三极管组成的差动放大器或者集成运算放大器，可提高电路的稳定性。过流保护器：串联稳压电路中，调整管与负载串联，当输出电流过大或者输出短路时，调整管会因电流过大或电压过高使管耗过大而损坏，所以须对调整管采取保护措施。2.1.3直流稳压电源特点采用集成稳压器构成直流稳压电源，具有使用方便，结构简单及性能优良等许多特点，因而得到广泛应用。从电路中我们可看出，此电路多加了一只三极管和几只电阻，r2与d组成bg2的基准电压，r3，rp，r4组成了输出电压取样支路，t2b点的电位与t2e点的电位进行比较（由于dz1的存在，所以t2e点的电位是恒定的），比较的结果有t2的集

7、电极输出使t2c点电位产生变化从而控制t1的导通程度（此时的bg1在电路中起着一个可变电阻的作用），使输出电压稳定，rp是一个可变阻器，调整它就可改变a点的电位（即改变取样值）由于t2e点的变化，t2c点电位也将变化，从而使输出电压也将发生变化。这种电路其输出电压灵活可变，所以在各种电路中被广泛应用。图2-2 直流稳压电源电路图2.2 产生波形设计方案2.2.1 由555定时器搭建多谐振荡器由555定时器组成的多谐振荡器如图2-3所示，它既为下一级的单稳态触发器提供输入脉冲，又为后面计数器开始计数提供信号脉冲。 图2-3 多谐振荡器电路其工作原理如下：多谐振荡器只有两个暂稳态。假设当电源接通后

8、，电路处于某一暂稳态，电容c上电压uc略低于 ，uo输出高电平，v1截止，电源ucc通过r1、r2 给电容c充电。随着充电的进行uc逐渐增高，但只要 ， 输出电压uo就一直保持高电平不变，这就是第一个暂稳态。当电容c上的电压uc略微超过 时(即u6和u2均大于等于 时)， rs触发器置 0，使输出电压uo从原来的高电平翻转到低电平，即uo=0，v1导通饱和，此时电容c通过r2和v1放电。随着电容c放电，uc下降，但只要， uo就一直保持低电平不变，这就是第二个暂稳态。当uc下降到略微低于 时，rs触发器置 1，电路输出又变为uo=1，v1截止，电容c再次充电，又重复上述过程，电路输出便得到周期

9、性的矩形脉冲。其振荡周期为：工作波形如图2-4所示。图2-4 多谐振荡器波形2.2.2由555定时器搭建单稳态触发器由555定时器构成的单稳态触发电路如图2-5所示，它可以产生占空比一定的脉波，此脉波用来控制计数。在单稳态触发电路后加反相器用来控制74273锁存计数值。单稳态触发器的工作原理如下：1稳定状态没有加触发信号时，输入为高电平。接通电源后，经电阻r对电容c进行充电，当电容c上的电压时，输出。与此同时电容c迅速放完电，不变。2触发进入暂稳态当由高电平变为低电平时，此时，输出由低电平跳跃到高电平。此时，电源经r对c充电，电路进入暂稳态。在暂稳态期间内输入电压回到高电平。3自动返回稳定状态

10、随着c的充电，电容c上的电压逐渐增大。当上升到时，输出由高电平跳跃到低电平。与此同时，c迅速放完电，。电路返回稳定状态。 单稳态触发器输出的脉冲宽度为暂稳态维持的时间（及占空比），它实际上为电容c上的电压由v充到所需的时间，可用下式估算: 式中r和c为外接电阻和电容。图2-5 单稳态触发电路2.3 计数加锁存电路本设计采用两片74ls160构成两个十进制计数器，在单稳态输出脉波的控制下计数来自多谐的脉波数，然后将数值送到74273进行锁存，如图2-6所示为数据计数和锁存部分的电路。由于电容很小时，充放电时间很短，而波形是不断产生的，计数器就会一直在零和最大值之间循环，读取数据时很不方便，因此就

11、需要一个数据锁存器将电容的数值锁存。当单稳触发器第一个完整波形时间内计数完毕后，单稳恢复低电平，锁存器将显示的电容数值锁存起来，不会在单稳下一个高电平时继续循环计数，以便于读取电容值。图2-6 计数器和锁存器2.4 显示部分设计方案采用7448驱动七段显示数码管led进行显示，显示来自74273锁存的数值，如图2-7所示。需要注意的是采用7448作驱动器时，应选用共阴极的led七段数码显示管，否则将不能正常显示。图2-7 7448驱动数码管显示数值电路第3章 电路工作原理及参数的选择计算1.由555组成的多谐振荡器产生波形，其产生的波形一方面用于计数，另一方面作为单稳态电路的输入。振荡周期为：

12、2.由555组成的单稳态触发器产生的波形控制计数，使74160在单稳态高电平时计数，为了使74273锁存器也在单稳触发器高电平时开始工作，应在单稳波形后加一级反相器。输出波形占空比为：3.计数器在单稳触发器高电平时开始计多谐振荡器的周期数，则满足下述关系式：为了便于计算，取多谐振荡器中，设单稳态触发器中外接电容为,则有：若要显示器直接显示出的值，则应该满足，所以 由以上关系式可取近似值=0.1f，=，设被测电容=47f 将其用protues软件仿真得出波形图如下 图3-1 多谐振荡器仿真波形 图3-2 单稳态触发器仿真波形 由图3-1和图3-2可知t=10.5ms, =492.5ms, 可得出

13、所以参数的选择符合设计要求。 4.计数器74160计数经锁存器74273锁存，再通过驱动器7448驱动七段显示数码管led进行显示。 第4章 总体电路图及仿真结果4.1 该方案的总体电路图如下： 图4-1 总体电路图 4.2 仿真结果如下图 图4-2 总电路仿真图第5章 制作与调试5.1 pcb制作的操作说明图5-1 pcb生成流程图开始引入网络表生成网络表pcb系统设置修改封装与布局设置pcb规则存盘打印结束自动布线设计与绘制原理图手工调整布线 5.2 原理图的绘制 图5-2 protel 99原理图5.3 电路板图设计的基本原则要求().印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板

14、的尺寸因受机箱外壳大小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元器件（主要是电位器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷电路板要留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。 ().布线图设计的基本方法首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就

15、是各部件的连线，按照电路图连接有关引脚，完成的方法有多种，印刷线路图的设计有计算机辅助设计与手工设计方法两种。最原始的是手工排列布图。这比较费事，往往要反复几次，才能最后完成，这在没有其它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来说也是很有帮助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改比较方便，并且可以存盘贮存和打印。接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方式如下：a.印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解

16、决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。 b.电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式。立式指的是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元件体平行并紧贴于电路板安装，焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印刷电路板上的元件孔距是不一样的。 c.同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜箔太

17、长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激。 d.总地线必须严格按高频中频低频一级级地按弱电到强电的顺序排列原则，切不可随便乱接，级与级间宁肯可接线长点，也要遵守这一规定。特别是变频头、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。调频头等高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。 e.强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。5.4 印刷板图设计中应注意的几点(1).布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一

18、致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要求的前提下）。 (2).各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。(3).电阻，二极管的放置方式：分为平放与竖放两种。a.平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采用平放较好； b.竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用竖放；(4). 进出接线端布置a.相关联的两引线端的距离不要太大，一般为23/10英寸左右较合 适。 b.进出线端尽可能集中在1至2个侧面，不要太过离散。(5).设计布线图时要注意

19、管脚排列顺序，元件脚间距要合理。5.5 pcb图的绘制 图5-3 总电路图的pcb图5.6 安装调试在制作前，首先根据设计方案用面包板进行连线，目的是为了检验设计的线路是否正确，避免用双面板做成实物后要不断修改电路。面包板连线完成后，确认连线以及各元器件的正负没有错误后（应当特别注意集成块的地线和电源线），就开始调试了。调试的步骤如下：1.确认双面上的焊盘和过孔是否有漏焊或是虚焊，线路是否有断路或是短路现象。如果有焊接问题只需加焊就可以解决，如果出现断路可用导线将其两端连接起来，如果出现短路现象可用刀具将其割断。2.完成以上步骤后，可以先通电检测结果。如果所测结果都符合指标，则证明实物安装成功

20、。如果不符合，则继续检查。可以采用通电时逐级检查，检查每一级电路是否符合要求，找出对应的问题所在并予以解决。第6章 芯片介绍6.1 555芯片功能介绍 555时基电路是一种将模拟功能与逻辑功能巧妙地结合在同一硅片上的组合集成电路。该电路可以在最基本的典型应用方式的基础上，根据实际需要，经过参数配置和电路的重新组合，与外接少量的阻容元件就能构成不同的电路，因而555电路在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了广泛应用。 555时基电路的电路结构和逻辑功能1.电路结构及逻辑功能 图6-1 555电路结构和引脚图图6-1为555时基电路的电路结构和8脚双列直插式的引脚图

21、，由图可知555电路由电阻分压器、电压比较器、基本rs触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下：1脚：gnd(或vss)外接电源负端vss或接地，一般情况下接地。8脚：vcc(或vdd)外接电源vcc，双极型时基电路vcc的范围是4.516v，cmos型时基电路vcc的范围为318v。一般用5v。3脚：out（或vo）输出端。2脚：tr低触发端。6脚：th高触发端。4脚：r是直接清零端。当r端接低电平，则时基电路不工作，此时不论tr、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：co(或vc)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压

22、，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。7脚：d放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器c1、c2提供参考电压，比较器c1的参考电压为2/3vcc，加在同相输入端，比较器c2的参考电压为1/3vcc，加在反相输入端。比较器由两个结构相同的集成运放c1、c2组成。高电平触发信号加在c1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本rs触发器r端的输入信号；低电平触发信号加在c2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本rs触发器s端的输入信号。基本rs触发器的输出状态受

23、比较器c1、c2的输出端控制。在1脚接地，5脚未外接电压，两个比较器c1、c2基准电压分别为2/3vcc，1/3vcc的情况下，555时基电路的功能表如表6-1-1示。 表6-1-1 555时基电路的功能表 6.2 74ls160芯片介绍1. 74ls160芯片引脚如图6-2所示 图6-2 74ls160芯片引脚图1）：同步置数控制端2）：异步置0控制端3）和：计数控制端4）：并行数据输入端5）：输出端6）co：进位输出端2. 74ls160的功能表如6-2-1所示 表6-2-1 74ls160的功能输 入输 出说 明 cp co0 0 0 0 0 0异步置01 0 1 1 1 1 计 数1

24、1 0 保 持1 1 0 保 持 0 6.3 74273芯片介绍 74273是一种带清除功能的8d触发器，正脉冲触发，低电平清除，常用作8位地址锁存器。1. 74273芯片引脚如图6-3所示图6-3 74273引脚图2. 74273芯片功能1）：d0d7：输入端2）：q0q7：输出端3）：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）4）：clk：触发端，上升沿触发，即当cp从低电平到高电平时，d0d7的数据通过芯片，为0时将数据锁存， d0d7的数据不变。6.4 74ls48芯片介绍 74ls48被称为集成显示译码器，用来驱动各种显示器件，从而将用二进制代码表示的数字

25、、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。1. 74ls48芯片引脚如图6-4所示图6-4 74ls48引脚图2. 74ls48的功能1）：测试灯输入端。=0（低电平有效）且=1时，ag输出均为1，显示器七段应全亮，否则说明显示器件有故障。正常译码显示时，应处于高电平。即=1。2）/：双重功能端。此端可做输入信号端又可以做输出信号端。作为输入端时是熄灯信号输入端，利用端可按照需要控制数码管显示或不显示。当=0时（低电平有效）。无论dcba状态如何，ag均为0，数码管不显示。当该端作为输出端时是灭零输出端，当=0，且dcba=0000时，=0。3）：灭零输入端。该端的作用是将数码管显示是数字0熄灭。当=0（低电平有效）、=1且dcb