数字交换网的设计

1、XXXXXXXXXXXXXXX 学院毕 业论文（设计）（ 201 3 届 ）题目：系（部）：专业班级：姓名：指导老师：2013 年 6 月 5 日目录前言 .1第 1 章TST 网络及其组成 .21.1时间接线器及其原理 .21.2空间接线器及其原理 .31.3 TST 数字交换网络 .3第 2 章 芯片介绍 .62.1时分交换芯片 MT8980 .62.2空分交换芯片 MT8816 .112.3单片机 AT89C51 芯片介绍 .14第 3 章TST 网络的硬件设计与软件设计 .173.1硬件原理框图 .173.2具体设计思路 .173.3容量分析 .193.4软件设计步骤 .20第 4 章

2、设计不足及改进 .264.1设计特点及不足 .264.2改进意见 .26第 5 章设计总结 .27参 考 文 献 .28致谢 .29XXXXXXXXXX学院XXXX系设计题目学生姓名指导教师设计内容和目标设计要求进度安排教研室审核毕业设计任务书数字交换网的设计专业班级联系电话电子信箱 /QQ教研室联系电话电子信箱 /QQ内容 :TST 数字交换网是由时间接线器(T 型) 和空间接线器(S 型) 组成 . 本次设计是围绕 T 接线器和S 接线器的功能以及构成T-S-T 交换网络的方法, 利用时分交换芯片 MT8980和空分交换芯片MT8816构成 T-S-T 交换网络，完成语音用户间的交换。1、

3、符合毕业设计要求。2、资料收集、加工、整理和正确使用工具书：；掌握有关设计的程序、方法和技术规范。3、设计思路清晰。2012 年 12 月 17 日至 2012 年 12 月 21 日 , 毕业设计 （论文） 选题、资料收集工作；2012年 12 月 22 日至 2012 年 12 月 28 日 , 毕业设计（论文）开题报告；2012 年 12 月 29 日至 2013 年 1 月 4 日 , 毕业设计（论文）写作（上交中期报告）；2013 年 2 月 28 日至 2013 年 6 月 10 日 , 毕业设计（论文）写作（完成设计、论文）；2013 年 6 月 11 日至 2013 年 6 月

4、 20 日 , 毕业设计（论文）指导老师检查、修改、定稿、装订；2013 年 6 月 21 日至 2013 年 6 月 30 日 ,毕业设计（论文）答辩；2013 年 7 月 1 日至期末 ,毕业设计（论文）成绩评定与汇总。室主任签名：年月日说明：此表一式两份，指导教师和学生各留存一份XXXXXXXXXXX 学院 XXXX 系毕业论文开题报告论文题目数字交换网的设计学生姓名指导教师选题背景、意义研 究内 容和方法专业班级联系电话电子信箱 /QQ教研室联系电话电子信箱 /QQ背景：1、随着现代通信技术的不断发展，数字交换网络在通信领域发展不断突破，提供了很多个性化的特点。2、数字交换网络是程控交

5、换系统中一种规模可缩放的大容量数字交换部件, 目前在交换局中运行的程控数字交换系统。意义：数字程控交换网络中，是将不同用户和中继线的话音信号被转换成为数字信号，并被复用到不同的PCM复用线上。利用时间（T）接线器和空间（S）接线器的不同组合以得到一定的容量要求，在交换器件允许的情况下，尽量提高 PCM的复用度，从而完成多语音用户间的交换。研究内容：利用时分交换芯片 MT8980和空分交换芯片 MT8816构成 T-S-T 交换网络， 完成语音用户间的交换。研究方法：1、采用小容量的程控数字用户交换机的交换网络单级T 或多级 T 接线器组成。大容量的TST、TSST、甚至级数更多的数字交换网络。

6、2、为了减少链路选择的复杂性，双方通话的内部时隙选择通常采用反相法个别程控数字交换机采用奇、偶时隙法安排双向信道。(根据系部毕业设计实施方案，结合本选题做出合理时间安排)2012 年 12 月 17 日至 2012 年 12 月 21 日：毕业论文的选题、资料收集工作；2012 年 12 月 22 日至 2012 年 12 月 28 日：毕业论文开题报告；2012 年 12 月 29 日至 2013 年 01 月 04 日：毕业设计论文写作；2013 年 2月 28 日至 2013年 06 月 10 日 ：毕业论文的指导老师检查、修改、定稿；2013 年 6月 21 日至 2013年 6 月

7、30 日 : 毕业论文的答辩；计 划2013 年 7月 1 日至期末 :毕业论文的成绩评定与汇总。进 度（对本选题的深度、广度及工作量的意见和对设计结果的预测）指导老师意见指导教师签名:年月日教研室意见室主任签名：年月日说明：此表一式两份，指导教师和学生各留存一份毕业设计（论文）进度检查表系专业班级学生姓名题 目数字交换网的设计时 间阶段工作内容导师签名检查日期2012 年 12 月毕业设计（论文）选题、资料收集工作17 日至2012年 12 月 21 日2012 年 12 月毕业设计（论文）开题报告22 日至2012年 12 月 28 日2012 年 12 月毕业设计（论文）写作（上交中期报

8、告）29 日至2013年 1 月 4 日2013 年 2 月 28毕业设计（论文）写作（完成设计、论文）日至 2013 年 6月 10 日2013 年 6 月 11 毕业设计（论文）指导老师检查、修改、定稿、日至 2013 年 6 装订月 20 日2013 年 6 月 21毕业设计（论文）答辩日至 2013 年 6月 30 日2013 年 7 月 1毕业设计（论文）成绩评定与汇总日至期末注： 1、各阶段工作内容包括：查阅文献、调研、文献综述、开题报告、设计方案、过程计算、上机、绘图、实验、撰写毕业设计（论文）等。2、指导教师在检查阶段工作进度完成情况后签名，本表由指导教师保存。XXXXXXXX

9、XXXXXXXXXX学院 XXXXX系学生毕业设计（论文）成绩评定表姓名专业班级毕业设计（论文）题目数字交换网的设计指导教师评价（ 40%）成绩评定为：指导教师签名：年月日评阅教师评价（ 40%）成绩评定为：评阅教师签名：年月日系答辩专业组评价(20%)成绩评定为：组长签名：年月日优秀良好合格不合格综合成绩指导教师签名：年月日注：综合成绩由指导教师根据前三项综合评定，成绩按优秀、良好、合格、不合格四级评定。中文摘要大型的数字交换网络普遍采用 T-S-T（时分 - 空分 - 时分）三级结构，它由两个 T 级和一个 S 级组成，采用两个 T 级，可充分利用时分接线器成本低和无阻塞的特点，并利用 S

10、 级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。本设计利用时分交换芯片 MT8980和空分交换芯片 MT8816构成 T-S-T 交换网络，完成语音用户间的交换。关键词： MT8980； MT8816；交换网络AbstractLarge digitalswitchingnetwork generallyused T - S - T (timedivision- air - time) tertiary structure, which is made up of two T stage and a Slevel composition, USES two T stage, can

11、make full use of time switch costis low and the characteristics of no obstruction, and using S level to expand capacity, so that he has low cost, blocking rate small and routing for simplefeatures. This design used time exchange chip MT8980 and air exchange chip MT8816 constitute a T - S - T switche

12、d network, complete voice exchange between users.Keywords: MT8980; MT8816; switched network .前言交换的基本功能是在任意的入线和出线之间建立连接， 或者说是将入线上的信息分发到出线上去。 在减缓系统中完成这一基本功能的部件就是交换网络， 因此交换网络是任何交换系统的核心。 交换网络是有若干个交换单元按照一定的拓扑结构和控制方式构成的网络。 交换网络含有三大因素， 即交换单元， 不同交换单元之间的连接和控制方式。拓扑结构和控制方式就可构成交换网络。交换单元又有空间和时间之分，空间交换单元也称为空间接线器，

13、简称为 S 单元或 S 接线器，用来实现多个输入复用线与多个输出复用线之间的空间交换，而不改变其时隙位置。 其功能是在时隙不变的情况下不同复用线上的交换，组成为交叉点矩阵 （开关阵列） 和控制存储器，控制方式有输入控制和输出控制。时间交换单元也称为时间接线器，简称为T 单元或 T 接线器，用来实现时隙交换功能。所谓时隙交换是指入线上各个时隙的内容要按照交换连接的需要，分别在出线上的不同时隙位置输出。T 接线器主要由话音存储器和控制存储器构成。T 型接线器和 S 型接线器是程控交换技术中最基本的交换单元电路。 单独的 T 接线器和 S 接线器，只适用于容量较小的交换机，而对于大容量的交换机通常选

14、用空分交换芯片和时分交换芯片构成T-S-T交换网络，完成多语音用户间的交换。T-S-T 交换网络是在电路交换系统中经常使用的一种交换网络， 它是三级交换网络，两侧为 T 接线器，中间一级为 S 接线器， S 级的出入线数决定于两侧 T 接线器的数量。第 1 级 T 接线器负责输入母线的时隙交换。 S 接线器负责母线之间的空间交换。第 2 级 T 接线器负责输出母线的时隙交换。本次课程设计利用时分交换芯片MT8980 及空分交换芯片MT8816 来完成T-S-T 交换网络的设计。1第 1 章TST 网络及其组成1.1 时间接线器及其原理时间接线器简称T 接线器，其作用是完成一条时分复用线上的时隙

15、交换功能。T 接线器主要由话音存储器(SM)和控制存储器 (CM)组成如图 1.1 所示，话音存储器用来暂存话音数字编码信息，每个话路为 8bit 。SM的容量即 SM的存储单元数等于时分复用线上的时隙数。 控制存储器用来存放SM的地址码 ( 单元号码 ) ，CM的容量通常等于SM的容量，每个单元所存储SM的地址码是由处理机控制写入。图 1.1 T 接线器1. 工作方式是针对 SM而言（ CM总是输出控制）。2. 话音存储器的位数总按 8bit 计算。3. 话音存储器的容量等于输入母线上每帧的时隙数。24. 控制存储器的容量等于话音存储器的容量， 控制存储器每个单元的比特数决定于话音存储器的容

16、量。1.2 空间接线器及其原理空间接线器简称 S 接线器，其作用是完成不同时分复用线之间在同一时隙的交换功能，即完成各复用线之间空间交换功能。在S 接线器中， CM对电子交叉点的控制方式有两种： 输入控制和输出控制。 图 1.2 中 S 接线器采用输入控制方式，S 接线器完成了把话音信息 b 从入线 PCM1上的 TS1交换到出线 PCM2上；同时完成了把话音信息 a 从入线 PCM2上的 TS3交换到出线 PCM1上。图 1.2 S接线器1.3 TST 数字交换网络程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T 或多级 T 接线器组成。大容量的 TST、TSST、甚至级

17、数更多的数字交换网络。 T-S-T 交换网络是在电路交换系统中经常使用的一种交换网络， 它是三级交3换网络，两侧为 T 接线器，中间一级为 S 接线器， S 级的出入线数决定于两侧 T 接线器的数量。第 1 级 T 接线器负责输入母线的时隙交换。 S 接线器负责母线之间的空间交换。 第 2 级 T 接线器负责输出母线的时隙交换。 以 T 型或 S 型时分接线器为基础，组成两级或两级以上的交换网称作数字交换网络。 由于 T 型接线器可进行时隙交换， 所以它可以独立工作。 而 S 型接线器不能进行时隙交换， 所以不能独立工作。TST交换网络交换原理图如1.3 所示 :图 1.3 TST交换网络原理

18、图假定 PCM0上的 TS16 与 PCM15上的 TS40 进行交换，即两个时隙代表 A 、B两个用户通过 TST交换网络建立连接， 构成双方通话。 由于数字交换采用四线制交换，因此建立去话（ AB）和来话（ BA）两个方向的通话路由。交换过程如下：(1)A B 方向，即发话是 PCM0上的 TS16，受话是 PCM15上的 TS40。PCM0上的 TS16把用户 A 的话音信息顺序写入输入 T 接线器的话音存储器的16 单元，交换机控制设备为此次接续寻找空闲内部时隙，现假设找到的空闲内部时隙为 TS8，处理机控制话音存储器 16 单元的话音信息在 TS8读出，则 TS164的话音信息交换到

19、了TS8，这样输入 T 接线器就完成了TS16 TS8的时隙交换。S 接线器在 TS8将入线 PCM1和出线 PCM15接通，使入线 PCM1上的 TS8交换到出线 PCM15上。输出 T 接线器在控制存储器的控制下， 将内部时隙 TS8中话音信息写入其话音存储器的 40 单元 , 输出时在 TS40 时刻顺序读出， 这样输出 T 接线器就完成了 TS8 TS40的时隙交换。(2)B A 方向，即发话是 PCM15上的 TS40，受话是 PCM0上的 TS16。PCM15上的 TS40 把用户 B 的话音信息顺序写入输入 T 接线器的话音存储器的 40 单元，交换机控制设备为此次接续寻找一空闲

20、内部时隙，现假设找到的空闲内部时隙为 TS136处理机控制话音存储器 40 单元的话音信息在 TS136读出，则 TS40 的话音信息交换到了 TS136，这样输入 T 接线器就完成了 TS40TS136的时隙交换。S 接线器在 TS136将入线 PCM7和出线 PCM0接通，使入线 PCM8上的 TS136 交换到出线 PCM1上。输出 T 接线器在控制存储器的控制下，将内部时隙 TS136 中话音信息写入其话音存储器的 16 单元 , 输出时在 TS16时刻顺序读出，这样输出 T 接线器就完成了 TS136TS16的时隙交换。为了减少链路选择的复杂性， 双方通话的内部时隙选择通常采用反相法

21、。 所谓反相法就是如果 AB 方向选用了内部时隙 x，则 B A 方向选用的内部时隙号由下式决定： x+n/2 式中 n 为 PCM复用线上一帧的时隙数，也就是说将一条时分复用线的上半帧作为去话时隙， 下半帧作为来话时隙， 使来去话两个信道的内部时隙数相差半帧。例如在图 1-3 中，AB 方向选用内部时隙 TS8，x=8，则 BA 方向选用的内部时隙为 8+256/2=136，即 TS136。此外，个别程控数字交换机采用奇、偶时隙法安排双向信道。5第 2 章 芯片介绍2.1 时分交换芯片 MT89802.1.1基本特性该器件是 8 线 32 信道数字交换电路。它内部包含串- 并变换器，数据存储

22、器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并 - 串变换器等功能单元。输入和输出均连接 8 条 PCM基群 (30 32 路 ) 数据线，在控制信号作用下，可实现 240256 路数字话音或数据的无阻塞数字交换。电路的基本特性为：(1) 输入信通容量为 8 线 32 路。输出信道容量为 8 线 32 路。(2) 信道数据率 64kbs。提供 256 路无阻塞数字交换。具有微处理器控制接口。(3) 电源 +5V 。2.1.2 MT8980 引脚图及其管脚说明图 2.1 MT8980 引脚图6一 一CP : 时钟输入，频率为4.096MHz，串行码流由此时钟的下降沿定位。一

23、 一FS : 帧同步脉冲输入，它作为2.048Mbs 码流的同步信号，低电平使内部一 一计数器在 CP下次负跳变时复位。一 一CS：片选信号输入，低电平有效。DS ：微处理器接口时数据输入选通信号，高电平有效。VDD： 正电源。VSS ： 负电源，通常为地。一RW ：微处理器接口时读、写控制信号，若输入高电平，为读出；若输入低电平，则为写入。一 一 一DTA ：数据应答信号输出 ( 开漏输出 ) ，它为微处理器接口时数据证实信号，一 一 一若此端下拉至低电平，电路处理完数据，通常DTA 经 909 (W4) 接+5V。ODE：输出驱动允许。若该输入保持高电平，则STO0 STO7输出驱动器正常

24、工作；若为低电平，则STO0STO7呈高阻。但是如果利用软件控制方式，即使 ODE为高电平，也可以置STO0STO7进入高阻态。CBO：控制总线输出。每帧由256 比特组成，每码元为接续存储器高位256个存储单元第 1 位的值。第 0 码流相应的码元先输出。A0A5 ：微处理器接口时地址信号输入。D0D7 ：微处理器接口时双向数据输入输出( 三态 ) 。STI0STI7 :8路串行输入的 PCM基群 (32 信道 ) 码流 , 速率为 2.048Mbs。STO0 ST07 ：8 路三态串行输出的PCM基群码流，速率为 2.048Mbs。2.1.3 MT8980 工作原理MT8980由串 - 并

25、变换器、数据存储器、帧计数器、控制寄存器、控制接口单元、接续存储器、输出复用器与并- 串变换器等部分构成 , 如图 2.2 所示7图 2.2. MT8980D 功能框图串行 PCM数据流以 2.048Mb s 速率 ( 共 32 个 64kbs，8 比特数字时隙 ) 分八路由 STI0STI7 输入，经串 - 并变换，根据码流号和信道 ( 时隙 ) 号依次存入 2568 比特数据存储器的相应单元内。控制寄存器通过控制接口，接受来自微处理器的指令， 并将此指令写到接续存储器。 这样，数据存储器中各信道的数据按照接续存储器的内容 ( 即接续命令 ) ，以某种顺序从中读出，再经复用、缓存、并 - 串

26、变换，变为时隙交换后的八路 2.048Mb s 串行码流，从而达到数字交换的目的。接受存储器的容量为 25611 位，分为高 3 位和低 8 位两部分，前者决定本输出时隙的状态； 后者决定本输出时隙所对应的输入时隙。 另外，由于输出多路开关的作用，电路还可以工作于消息模式 (message mode)，以使接续存储器低8 位的内容作为数据直接输出到相应时隙中去。接续存储器的容量为 25611 位，分为高 3 位和低 8 位两部分，前者决定本输出时隙的状态； 后者决定本输出时隙所对应的输入时隙。 另外，由于输出多路开关的作用，电路还可以工作于消息模式 (message mode)，以使接续存储器

27、低 8 位的内容作为数据直接输出到相应时隙中去。微处理器对电路的控制主要体现在对内部存储器的读写操作，控制格式为：1. 地址线 (A5A0)若 A50，选择控制寄存器，所有操作均针对控制寄存器。若 A51，则由 A4 A0选择输出码流的信道号（时隙号） ，如下面寻址表所8表 1.寻址表AAAAAA地寻 址 位543210址置0XXXXX00-控 制 寄1F存器10000020时隙 010000121时隙 1,1111113F时隙 312. 控制寄存器格式图 2.3控制寄存器格式b7 ：分离方式选择位。当b7 1 时，无论 b3、b4 是什么状态，所有读操作均读自数据存储器；所有写操作均写至接续

28、存储器低8 位。b6 ：输出方式选择位。当b61，ODE1 时为消息方式；当b6 0 为交换方式。b5 ：不用。b4、 b3 ：存储器选择位： 00 ：测试芯片时用，通常不能设成此状态。1 ：选择数据存储器。10 ：选择接续存储器低8 位。11 ：选择接续存储器高8 位。b2 b0 ：码流地址位，决定所选下一操作的输出码流号。93. 接续存储器高 3 位格式：图 2.4接续存储器高3 位格式b7 b3 ：不用。若读操作时，均置为0。b2 ：当 b2 1 时，工作于消息方式，接续存储器低8 位内容被作为数据送至输出码流中； 当 b2 0 时，工作于交换方式， 即接续存储器低8 位的内容作为数据存

29、储器的地址，将输入信道数据读到交换所要求的输出码流的相应时隙中。b1 ：外部控制位。其内容将在下帧从CBO端输出。b0 ：输出允许位。当ODE1 时，且控制寄存器b6 0，若此位为 1，则数据输出到相应码流和时隙中；若为0，则输出时隙呈高阻3. 接续存储器高 3 位格式图 2.6接续存储器低8 位格式其中：b7b5 ：码流地址位。这 3 位的二进制数确定输入码流号， 如若 b7b6b5 100，则接续存储器选中 STI4 存入的数据存储地址。b4 b0 ：信道地址位。 这 5 位确定 b7 b5 所选中码流的信道 ( 时隙 ) 号。但接 b2 1 时，便转入消息方式， b7b0 的内容会被直接

30、送至相应输出码流中。MT8980共有 8 条 2.048Mb/s 速率的 PCM串行输入码流， 每个码流中共有 32个 8 比特数字时隙（信道），输入的各信道数据经串并转换后存入该信道对应的数据存储器中（片内有 256 个 8 比特的数据存储器） 。MT8980共有 8 条 2.048Mb/s10速率的 PCM串行输出码流， 每个码流中共有32 个 8 比特数字时隙 （信道），每个输出信道（时隙）都有一个11 位的接续存储器和它对应。2.2空分交换芯片MT88162.2.1 空分交换芯片 MT8816 基本特性该芯片是 816 模拟开关阵列， 它内含 7128 线地址译码器， 控制锁存器和81

31、6 交叉点开关阵列，其电路的基本特性为：1 、816 模拟开关阵列功能2、导通电阻（ VDD=12V）453、导通电阻偏差（ VDD=12V） 54、模拟信号最大幅度12VPP5、开关带宽45MHZ6、非线性失真0.01%7、电源4.513.2V8、工艺CMOS（1）mt8816 功能图如图 2.7所示图 2.7空分交换网络芯片MT8816功能图（2）MT8816地址译码表如下所示：11表 2.1 MT8816 地址译码真值表(3)MT8816 交换矩阵示意图如图2.8 所示图 2.8 MT8816 交换矩阵示意图2.2.2 引脚图及其管脚说明图 2.3空分芯片MT8816管脚图12COL0C

32、OL7列输入 输出，开关阵列8 路列输入或输出。ROW0ROW15行输入输出，开关阵列 16 路列输入或输出ACOL0 ACOL2列地址码输入，对开关阵列进行列寻址。AROW0 AROW3行地址码输入，对开关阵列进行行寻址。ST选通脉冲输入，高电平有效，使地址码与数据得以控制相开关的通、断。在 ST上升沿前，地址必须进入稳定态，在ST下降沿处，数据也应该是稳定的。DI数据输入，若 DI 为高电平，不管CS处于什么电平，均将全部开关置于截止状态。RESET复位信号输入，若为高电平，不管CS处于什么电平，均将全部开关置于截止状态。CS片选信号输入，高电平有效。VDD正电源，电压范围为4.5 13.

33、2V。VEE负电源，通常接地。VSS数字地。2.2.3 MT8816 工作原理MT8816是一片 816 模拟交换矩阵 CMOS大规模集成电路芯片，如图 16-3 所示，图中有 8 条 COL线（ COL0COL7）和 16 条 ROW线（ ROW0 ROW15），形成一个模拟交换矩阵。 它们可以通过任意一个交叉点接通。 芯片有保持电路， 因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。CPU可以通过地址线 ACOL2 ACOL0和数据线 AROW3AROW0进行控制和选择需要接通的交叉点号。ACOL2ACOL0管 COL7COL0中的一条线。 ACOL2ACOL0编成二进制码， 经

34、过译码以后就可以接通交叉点相应的COLi；AROW3AROW0管 ROW15 ROW0中的一条。AROW3AROW0编成二进制码，经过译码以后就可以接通交叉点相应的ROWi。例如要接通 L1 和 J0 之间的交叉点。这时一方面向ACOL0ACOL2送 001，另一方向面向 AROW3AROW0送 0000，当送出地址启动门ST时，就可以将相应交叉点13接通了。图中还有一个端子叫”CS”，它是片选端，当 CS为” 1”时，全部交叉点就打开了。2.3 单片机 AT89C51 芯片介绍AT89C51是一种带 4K 字节闪烁可编程可擦除只读存储器（ FPEROMFalsh Programmable a

35、nd Erasable Read Only Memory ）的低电压，高性能 CMOS8位微处理器，俗称单片机。管脚介绍 :P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 / 地址的第八位。 在 FIASH编程时， P0 口作为原码输入口，当 FIASH进行校验时， P0 输出原码，此时 P0外部必须被拉高。P1 口：P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口，P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后

36、，被内部上拉为高，可用作输入， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时， P1口作为第八位地址接收。P2 口： P2 口为一个内部上拉电阻的8 位双向 I/O 口， P2口缓冲器可接收，输出 4 个 TTL 门电流，当 P2口被写“ 1”时， 其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2口输出地址的高八位。在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2

37、口输出其特殊功能寄存器的内容。P2 口在 FLASH编程和校验时接收高八位地址信号和控制信号。P3 口：P3 口管脚是 8 个带内部上拉电阻的双向I/O 口，可接收输出 4 个 TTL门电流。当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3 口将输出电流（ ILL ）这是由于上拉的缘故。P3 口也可作为 AT89C51的一些特殊功能口：P3.0 RXD（串行输入口）14P3.1 TXD（串行输出口）P3.2 /INT0 （外部中断 0）P3.3 /INT1 （外部中断 1）P3.4 T0 （记时器 0 外部输入）P3.5 T1 （记时器 1 外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD （外部数据存储器读选通）P3 口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时， 地址锁存允许的输出电平用于锁存地址的地位字节。在 FLASH编程期间，此引脚用于输入编程脉冲。在平时， ALE端以不变的频率周期输出