基于FPGA简单银行前台的输入密码识别控制器的设计

1、基于FPGA的银行前台密码验证设计规范院系名称：电子工程学院专业班级：微电子0901学 号：学生姓名：指导老师：时 间2012-6-18目 录1.任务错误！未定义书签。2.目的错误！未定义书签。3.使用环境错误！未定义书签。4.FPGA课程设计详细内容错误！未定义书签。4.1 技术规范错误！未定义书签。4.1.1 总体描述错误！未定义书签。4.1.2 结构框图错误！未定义书签。4.1.3 引脚描述错误！未定义书签。4.2 设计方案错误！未定义书签。4.2.1 顶层方案设计错误！未定义书签。4.2.2 顶层模块划分错误！未定义书签。4.3 功能验证方案错误！未定义书签。4.4 电路设计及功能仿真

2、报告错误！未定义书签。4.5 综合及布局布线报告和引脚分布报告错误！未定义书签。4.6 硬件测试结果报告错误！未定义书签。5.课程设计的心得体会错误！未定义书签。6.参考资料111任务题目:基于FPAG的简易银行简单银行前台的输入密码识别控制器的设计。主要任务:基于ALTERA的FPGA硬件的设计，设计一个银行前台的输入密码识别控制器。此控制器可以输入账号和密码，通过和已经设定好的账号和密码进行比较来判断输入的信息是否正确。此设计的任务为，完成用户的输入，显示，校验。2目的（1）熟悉并掌握FPGA设计流程，包括技术规范定义，模块设计，功能仿真，综合，时序仿真，下载测试；（2）熟练应用quart

3、erII9.0，Modelsim等EDA工具完成FPGA原型系统设计；（3）能够熟练使用FPGA开发板3设计环境软件：quarterII9.0, Modelsim6.1f；硬件环境：ALTERA开发板；设备：PC一台，USB下载线，FPGA开发板及电源。4FPGA课程设计的详细内容4.1 技术规范4.1.1 总体描述4.1.1 功能描述1) 输入三位用户名(允许输入0-9的数字任意三个)。2) 若输入的用户名有效。允许输入密码，否则复位。3)若用户名无效，设置一个红色的二极管灯亮，并且允许复位键，复位，重新输入用户名4)校验用户名和密码，若用户名与密码相配，设置一个绿色二极管为亮。5)若密码错

4、误，设置一个红色二极管为亮。然后可以密码复位键复位，重新输入。4.1.2功能模块校验密码与用户名模块输出显示结果模块输入数据模块图1.总体结构图1.2)结构框图1602 lcd 显示模块clkdata 缓冲存储数据输入模块reset 数据比较器表 Clk0反馈图二.具体模块结构图从模块结构图看，设计的主要分为三个模块。1. 输入显示模块，即用户输入用户名称，将其显示在数码管上.2. 将输入的数据与，已经存储在rom上的有效用户进行校验。3. 如果用户名校验有效，允许输入密码，平且在数码管上显示其输入结果，将输入的密码与已经存储在rom的关联的用户进行校验。4. 将校验结果，用一个二极管来显示。

5、4.2设计方案。4.2.1顶层方案的设计顶层主要是对各个子模块进行调用与连接，顶层主要调用以下模块：1).数码管的显示驱动模块。是输入的用户名能在数码管上显示。2).用户名的有效校验模块。通过调用rom模块，来进行用户名的校验问题。关于rom模块的设计，原理：将用户名作为地址存储，将有效的用户名的密码初始化为大于零的值，而将其他的都初始化为零。输入用户名即就是地址，来查找其值，判断用户的有效性问题。3).密码校验模块在用户名有效的前提下，对所输入的密码进行校验，并将结果输入，用一个二极管来显示。密码的匹配问题。4.2.2.顶层模块划分1).lcd的驱动显示。1.功能描述：使用户输入的用户名，或

6、者密码能够在1602上显示。2引脚的描述。引脚名称类型功能描述ClkInput系统时钟enableOutputLCD使能RsOutputLCD读使能R_WOutputLCD写使能DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚DB0_7OutputLCD数据管脚Lcd_blonoutputLcd管脚Lcd_on Outputlcd2)用户名校验。1.关于rom的设计引脚名称类型 功能描述addrInput存储的用户名data o

7、utput 存储用户密码，以及是否为有效的用户标识Clk Input 时钟1.功能描述，输入三位0-9的数字，根据输入的用户名，在rom模块中读取相应的值，判读其值的大小，如果其值大于0，则为有效用户，否则为无效用户。2.引脚描述引脚名称类型 功能描述SwitchInput 开关的输入Clk_1000Input时钟输入CodeInput校验信号userInput校验信号signOutput输出的数据Sign_pluseoutput时延信号3)校验模块1.功能描述若用户为有效用户时，清除lcd的显示，输入密码，然后根据地址读取相应的密码，进行校验。2.引脚描述引脚名称类型 功能描述 Data_f

8、rom_key input 输入的数据Pluse_from_key input 延迟信号Clk_1000 Input 时钟ResetInput 复位信号userInput 校验信号CodeInput 校验信号Data_to_lcdOutput 输出的数据Pluse_to_lcdOutput 输出控制信号RsOutput Lcd的复位信号OkOutput Led灯的信号Lcd的显示时序图。4.3功能验证方案总的验证方案。项目信号名预期结果实际结果结果比较Clk_50M时钟信号20ns同左 Code密码校验高电平同左Reset复位信号60ns高电平同左Switch按键信号下降沿同左RsLcd复位高

9、电平同左R_wLcd读写低电平同左EnableLcd使能端周期高低同左DB0_77位数据509同左Lcd_onLcd高电位509同左Lcd_blonLcd低电位低电平同左OkLed显示高电平同左4.4功能仿真4.5综合布局布线。4.5.1引脚分配4.6 硬件测试报告测试良好，一般的功能即可实现。输入所存储的用户名和密码即可得到结果。5.课程设计心得在这学期期开始，我们进行FPGA课程设计。首先，老师给我们布置了若干个题目让我们练习，熟悉fpga的设计环境。通过此次FPGA课程设计，加深了对数字电路理论的理解，锻炼了自己动手能力。将理论很好地与实际联系，对我来说更重要的是，我在这一课程设计过程中

10、，一直坚持不懈的独立完成设计，虽然其中经常会遇到很多莫名其妙的问题，但经过自己认真的思考后找到了解决方法，成功完成了设计。另外，通过这次课程设计我认识到了写文档的能力，写文档也是一项，这次的设计也锻炼了自己写文档能力，通过老师的指导我写出了一个自认为比较规范的报告6.参考资料1 王金平.数字系统设计与verilog.电子工业出版社.2008.2 夏宇文.Verilog数字系统设计教程.北京航空航天出版社.20083 杜慧敏.基于verilog的FPGA设计基础.西安电子科技大学，2005. 西安邮电大学 电子工程学院系FPGA课程设计过程考核表学生姓名 金敏敏班级/学号微电子0901/01进行

11、时间2012年 6 月 18 日 2012 年 6 月 29 日成绩鉴定学习内容（20分）与教学任务计划结合程度（10分）与专业培养结合程度（6分）其它（4分）接受单位评价（20分）实践能力（10分）学习态度（6分）学习纪律（4分）报告鉴定（60分） 报告内容与实践过程紧密结合（15分）报告内容与教学计划内容紧密结合（15分）报告质量(主题、结构、观点、逻辑、资料、字数 30分)评阅教师姓名职称成绩评语 评阅教师签字 年 月 日 西安邮电大学 电子工程学院系FPGA课程设计过程考核表学生姓名金敏敏班级/学号微电子0901/01承担任务实验室（单位）所在部门实施时间2012年 6 月 18 日 2012 年 6 月29日具体内容第一周 按照老师给的课程设计要求写规范，在Modelsim软件编写各个模块的程序代码和激励，测试。第二周