计算机组成原理课程设计基本模型机的设计——不带进位的与或运算指令的实现

1、课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位：题 目: 基本模型机的设计不带进位的与或运算指令的实现初始条件： 理论：学完“电工电子学”、“数字逻辑”、“汇编语言程序设计”、和“计算机组成原理”课程，掌握计算机组成原理实验平台的使用。 实践：计算机学院科学系实验中心提供计算机、实验的软件、硬件平台，在实验中心硬件平台验证设计结果。要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、基本模型机系统分析与设计，利用所学的计算机组成原理课程中的知识和提供的实验平台完成设计任务，从而建立清晰完整的整机概念。2、根据课程设计题目的要求，编制实验所需的程序，

2、上机测试并分析所设计的程序。3、课程设计的书写报告应包括： （1）课程设计的题目。 （2）设计的目的及设计原理。 （3）根据设计要求给出模型机的逻辑框图。 （4）设计指令系统，并分析指令格式。 （5）设计微程序及其实现的方法（包括微指令格式的设计，后续微地址的产生方法以及微程序入口地址的形成）。 （6）模型机当中时序的设计安排。 （7）设计指令执行流程。 （8）给出编制的源程序,写出程序的指令代码及微程序。 （9）说明在使用软件hkcpt的联机方式与脱机方式的实现过程（包括编制程序中与或运算指令的时序分析，累加器a和有关寄存器、存储器的数据变化以及数据流程）。 （10）课程设计总结（设计的特点

3、、不足、收获与体会）。时间安排： 周一：熟悉相关资料。 周二：系统分析,设计程序。 周三、四：编程并上实验平台调试 周五：撰写课程设计报告。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日1设计的题目基本模型机的设计不带进位的与或运算指令的实现2设计的目的及设计原理 2.1设计目的：1分析阶段：在掌握已学的知识的基础下，充分运用数字逻辑，汇编语言，以及计算机组成原理的理论知识。通过对计算机的基本组成原理，核心部件的设计与构成，以及部件间的连接方式，设计合理的指令系统， 编制相应指令的微指令与微程序，编制一个不带进位的与或运算的程序。2设计阶段：根据自己已掌握的微指令的知识，将分

4、析阶段的与或运算转换成相应的有微指令组成的微程序。3验证阶段：将编写程序的运算结果与实际结果进行对比，验证程序设计的是否正确。2.2设计原理：在计算机中所有的运算都是通过cpu来实现的，cpu根据指令的格式分别实现对应不同的功能。而每一个指令都对应一段由微指令构成微程序，而微指令又是由多个微命令组成，每一个微命令指示对应的硬件完成相应的任务。通过这样的一种联系来组织计算机硬件来完成所要执行的指令。本次试验中，模型机从内存中取出指令，分析指令，执行指令。在时序的调节与微程序的控制下，完成一条机器指令，最后通过机器指令的逐步完成，从而实现不带进位的与或运算。3模型机的逻辑框图运算器由2片74l18

5、1构成8位字长的alu单元。2片74ls374作为2个数据锁存器（dr1、dr2），8芯插座alu-in作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。数据输入锁存器dr1的edr1为低电平，并且d1ck有上升沿时，把来自数据总线的数据打入锁存器dr1。同样使edr2为低电平、d2ck有上升沿时把数据总线上的数据打入数据锁存器dr2。(模型机的框图如下图所示)4设计指令系统与指令格式4.1指令系统设计：此次实验涉及的指令有以下几种：mov a, #data 将立即数传递到将累加器a中；orl a，#data 将累加器a和立即数相或，结果送入累加器a中；mov ri，#dat

6、a 将立即数传递到寄存器ri中；sub a,ri 将累加器a中的内容减去寄存器ri中的内容，结果送入累加器a；anl a，#data 将累加器a和立即数相与，结果送入累加器a中；sta addr 将寄存器中内容写入存储器中；halt 停机指令；指令系统如下表：指令助记符指令功能指令编码微周期微操作取指指令t0pc-地址总线-ramram-数据总线-ir1mov a，#datadataa5ft0t1ramdbusa取指指令orl a，#data(a)或dataacft0t1t2t3adbusdr1ramdbusdr2aludbusa取指指令mov ri，#datadataa6ct0t1ramdb

7、usri取指指令sub a，ri(a-ri) a1ct0t1t2t3adbusdr1ridbusdr2aludbusa取指指令anl a，#data(a)或dataadft0t1t2t3adbusdr1ramdbusdr2aludbusa取指指令sta addr（a）addr8ft0t1t2ramdbusir2ir2地址总线，aram取指指令halt停机fft0停机4.2指令格式分析：指令一般由地址码和操作码组成，如下所示：操作码地址码 此实验所涉及指令的格式如下：mov指令采用单字节指令，其格式如下：7 6 5 43 21 0操作码adata orl逻辑或指令采用单字节指令，其格式如下： 7

8、 6 5 43 21 0操作码adata anl逻辑与指令采用单字节指令，其格式如下： 7 6 5 43 21 0操作码adata sta取数据指令，其格式如下：7 6 5 43 21 0操作码 data addr停机指令（halt），其格式如下：7 6 5 43 21 0操作码 5设计微程序及其实现的方法5.1微指令格式的设计:微指令的一般格式如图所示：判别测试下地址操作控制顺序控制5.2后续微指令的产生方法:由于本系统中指令系统的功能比较简单，所以可以采用微指令全水平、不编码的方式，及每一个微操作控制信号由一位微代码来表示，24位微代码可以表示24个不同的微操作控制信号。在本系统中，mld

9、为置微地址的控制信号，mck为工作脉冲。当mld=0、mck有上沿时，把md0md7的值作为微程序的地址，打入微地址寄存器。当mld=1、mck有上升沿时，微地址计数器自动加1。5.3微程序入口地址的形成：本实验平台的硬件设计采用的是24位微指令，微指令采用全水平不编码的格式，可产生24个微操作控制信号。由于模型机指令系统规模较小，功能较简单，可由微代码直接实现。在模型机内，用指令操作码的高4位作为核心扩展成8位的微程序入口地址md0-md7。这种方法称为“按操作码散转”（如下表所示）。微程序首地址形成md7md6md5md4md3md2md1md00017161514待添加的隐藏文字内容21

10、1按操作码散转指令操作码微程序首地址md7、md6i7i6i5i4md1、md0md7md0000001003h000011007h00010100bh00011100fh001001013h001011017h00110101bh00111101fh010001023h010011027h01010102bh01011102fh011001033h011011037h01110103bh01111103fh6模型机时序的设计安排由于微指令采用全水平不编码的格式，微程序的入口地址采用操作码散转方式，所以可确定模型机中时序单元中所产生的每一拍的作用。为了更好地观察实验的各个中间过程中各寄存器的值

11、，由监控单元产生一个pls-o的信号来控制时序产生。pls-o信号经过时序单元的处理产生了4个脉冲信号。4个脉冲信号组成一个微周期，为不同的寄存器提供工作脉冲。pls0：微地址寄存器的工作脉冲，用来设置微程序的首地址及微地址加1。pls1：pc计数器的工作脉冲，根据微指令的控制实现pc计数器加1和重置pc计器（如跳转指令）等功能。pls2：把24位微指令打入3片微指令锁存器pls3：把当前总线上的数据打入微指令选通的寄存器它们的时序图如下图所示：7设计指令执行流程 在每个系统中，一条指令从内存取出到执行完毕，需要若干个机器周期，任何指令中都必须有一个机器周期作为“取指令周期”，称为公操作周期。

12、而一条指令共需几个机器周期取决于指令在机器内实现的复杂程度。对于微程序控制的计算机，在设计指令执行流程时，要保证每条微指令所含的微操作的必要性和合理性，还应知道总线的iab，idb，oab，odb仅是传输信息的通路，没有寄存信息的功能，而且必须保证总线传输信息时信息的唯一性。以下描述取微指令执行周期：在模型机处于停机状态时，模型机的微地址寄存器被清零，微指令锁存器输出无效。在处于停机状态时，脉冲pls1对微地址寄存器（74ls161）无效，微地址寄存器保持为零。脉冲pls2对pc计数器无效，同时pls2把halt=1打入启停单元中的运行状态寄存器（74ls74）中，把模型机置为运行状态，使微程

13、序锁存器输出有效。pls3把微程序储存器00h单元中的内容打入指令寄存器中。在模型机处于运行状态时，脉冲pls1将微地址寄存器（74ls161）加一，脉冲pls2将pc计数器加1，pls3把微程序存储器中的微指令打入微指令锁存器并且输出。pls4把当前总线上的数据打入当前微指令所选通的寄存器。对于此次实验每条指令的执行流程如下：周期微操作指令助记符t0t1t2t3取指微指令pc-地址总线-ramram-数据总线-ir1 mov a，#dataram数据总线a取指微指令 orl a，#dataa数据总线dr1ram数据总线dr2alu数据总线a取指微指令mov ri，#data ram数据总线r

14、i取指微指令 sub a，ria数据总线dr1ri数据总线dr2 alu数据总线a 取指微指令anl a，#dataa数据总线dr1ram数据总线dr2alu数据总线a取指微指令sta addrram数据总线ir2ir2地址总线，aram取指微指令 halt停机 8编制源程序,程序的指令代码及微程序8.1源程序：mov a，#25orl a，#35mov r0，#10sub a,r0anl a，#45sta 30halt 8.2程序的指令代码:内存地址指令助记符指令码或立即数说明00hmov a，#255fh立即数25ha01h25h02horl a，#35cfh(a) orl 35a03h3

15、5h04hmov r0，#106char005h10h06hsub a, r01ch(a-r0)a07hanl a，#45dfh(a) anl45a08h45h09hsta 308fh将a的内容写入ram地址30h0ah30h0bhhaltffh停机8.3微程序:mov a，#25 : 00004d,ff,ff 取指指令 0017dd,fb,ff dbusaorl a，#35: 00184d,ff,ff 取指指令 0033ff,fc,fe adbusdr1 0034dd,ff,7e ramdbusdr2 0035ff,fb,be aluamov r0，#10: 00364d,ff,ff 取指指

16、令 001bff,bd,ff ramdbusrisub a，r0 : 001c4d,ff,ff 取指指令 0007ff,7b,ff adbusdr1 0007ff,7b,ff ridbusdr2 0007ff,7b,ff aludbusaanl a，#45: 000a4d,ff,ff 取指指令 0037fffcfb adbusdr1 0038ddff7b ramdbusdr2 0039fffbbb aluasta 30 : 003a4dffff 取指指令 0023d5ffff dbusir2 0024bbfdff ir2dbus; adbusramhalt : 003e4dffff 取指指令

17、0003fffdfff 停机9说明在使用软件hkcpt的联机方式与脱机方式的实现过程（包括编制程序中与或运算指令的时序分析，累加器a和有关寄存器、存储器的数据变化以及数据流程）。9.1编制程序中与或运算指令的时序分析：将25存入累加器a中的时序图25与35进行逻辑或运算的时序图：上次运算结果减去10的时序图：上次运算结果与45进行逻辑与运算的的时序图：将最终结果保存到ram地址的时序图：调试窗口如图所示：9.2累加器a和有关寄存器、存储器的数据变化以及数据流程：mov a，#25数据流程：ram-dbus-a 执行后，a中数据值为25h，其他寄存器值无效orl a，#35数据流程：adbusd

18、r1，ramdbusdr2，aludbusa 执行后，a中的值为35h，dr1中数据值为25h，dr2中数据值为35h， 其他寄存器值不变mov r0，#10数据流程：ram-dbus-r0 执行后，r0中数据值为10h，a中值不变，其他寄存器值无效sub a, r0数据流程：a-dbus-dr1，r0-dbus-dr2，alu-dbus-a 执行后，a中值为25h，dr1中数据值为35h，dr2中数据值为10h，anl a，#45 数据流程：a-dbus-dr1，r0-dbus-dr2，alu-dbus-a 执行后，a中值为05h，dr1中数据值为25h，dr2中数据值为45h， 其他寄存器值不变sta 30数据流程：a-ram 执行后，内存地址为30h的单元中值为05hhalt 停机10课程设计总结 在此次计算机组成原理的课程设计实验中，通过自己对计算机组成原理、汇编语言以及数字逻辑等课程知识的掌握与运用，在hkcpt软件平台上设计几个数的逻辑与或运算并成功地实现了设计的要求。虽然此次课程设计获得成功，但仍然暴露出自己不少的知识盲点，比如一条指令对应的多个微指令，每