计算机组成原理的总线系统

1、第六章总线系统第六章总线系统 学习重点学习重点 王健 2010-6-3 6.1.1 6.1.1 总线的基本概念总线的基本概念 总线是构成计算机系统的互连总线是构成计算机系统的互连 机构，是多个系统功能部件之间进机构，是多个系统功能部件之间进 行数据传送的公共通路。行数据传送的公共通路。 一个单处理器系统中的总线，一个单处理器系统中的总线， 大致分为三类：大致分为三类： (1)(1)内部总线内部总线：cpucpu内部连接各内部连接各 寄存器及运算部件之间的总线。寄存器及运算部件之间的总线。 6.16.1 总线的概念和结构形态总线的概念和结构形态 (2)(2)系统总线系统总线：cpucpu同计算机

2、系统的同计算机系统的 其他高速功能部件，如存储器、通道其他高速功能部件，如存储器、通道 等互相连接的总线。等互相连接的总线。 (3)(3)i/oi/o总线总线：中、低速：中、低速i/oi/o设备之设备之 间互相连接的总线。间互相连接的总线。 1.1.总线的特性总线的特性 物理特性物理特性：指总线的物理连接方式，：指总线的物理连接方式， 包括总线的根数，总线的插头、插座包括总线的根数，总线的插头、插座 的形状，引脚线的排列方式等。的形状，引脚线的排列方式等。 功能特性功能特性：描述总线中每一根线的：描述总线中每一根线的 功能。功能。 电气特性电气特性：定义每一根线上信号的：定义每一根线上信号的

3、传递方向及有效电平范围。送入传递方向及有效电平范围。送入cpucpu的的 信号叫输入信号信号叫输入信号(in)(in)，从，从cpucpu发出的信发出的信 号叫输出信号号叫输出信号(out)(out)。 时间特性时间特性: :定义了每根线在什么时定义了每根线在什么时 间有效。规定了总线上各信号有效的时间有效。规定了总线上各信号有效的时 序关系，序关系，cpucpu才能正确无误地使用。才能正确无误地使用。 2.2.总线的标准化总线的标准化 不同厂家生产的各功能部件在实现不同厂家生产的各功能部件在实现 方法上几乎没有相同的，但各厂家生方法上几乎没有相同的，但各厂家生 产的相同功能部件却可以互换使用

4、，产的相同功能部件却可以互换使用， 其原因在于它们都遵守了相同的系统其原因在于它们都遵守了相同的系统 总线的要求，这就是系统总线的标准总线的要求，这就是系统总线的标准 化问题。目前，已经出现了很多总线化问题。目前，已经出现了很多总线 标准，如标准，如pcipci、isaisa等。等。 ( (详细见详细见6.1.46.1.4总线实例部分总线实例部分) ) 总线带宽：总线带宽：总线本身所能达到的总线本身所能达到的 最高传输速率，是衡量总线性能的重最高传输速率，是衡量总线性能的重 要指标，单位兆字节每秒要指标，单位兆字节每秒(mb/s)(mb/s)。 【例【例1 1】(1)(1)某总线在一个总线周期

5、中某总线在一个总线周期中 并行传送并行传送4 4个字节的数据，假设一个总个字节的数据，假设一个总 线周期等于一个总线时钟周期，总线线周期等于一个总线时钟周期，总线 时钟频率为时钟频率为33mhz33mhz，则总线带宽是多少，则总线带宽是多少? ? (2)(2)如果一个总线周期中并行传送如果一个总线周期中并行传送6464位位 数据，总线时钟频率升为数据，总线时钟频率升为66mhz66mhz，则总，则总 线带宽是多少线带宽是多少? ? 解解(1)(1)设总线带宽用设总线带宽用drdr表示，总表示，总 线时钟周期用线时钟周期用t=1/ft=1/f表示，一个总表示，一个总 线周期传送的数据量用线周期传

6、送的数据量用d d表示，根表示，根 据定义可得据定义可得 dr = d/t = ddr = d/t = d1/t = d1/t = df f =4b=4b33331000000/s=132mb/s1000000/s=132mb/s (2)64(2)64位位=8b=8b， dr= ddr= df f =8b=8b66661000000/s=528mb/s1000000/s=528mb/s 6.1.2 6.1.2 总线的连接方式总线的连接方式 1.1.单总线结构单总线结构 在许多单处理器的计算机中在许多单处理器的计算机中 ，使用一条单一的系统总线来连，使用一条单一的系统总线来连 接接cpucpu、

7、主存和、主存和i/oi/o设备，叫做单设备，叫做单 总线结构。如图总线结构。如图6.16.1所示。所示。 单总线结构特点：单总线结构特点： 在单总线结构中，要求要求连在单总线结构中，要求要求连 接到总线上的逻辑部件必须高速运接到总线上的逻辑部件必须高速运 行，以便在某些设备需要使用总线行，以便在某些设备需要使用总线 时能迅速获得总线控制权；而当不时能迅速获得总线控制权；而当不 再使用总线时，能迅速放弃总线控再使用总线时，能迅速放弃总线控 制权。否则，由于一条总线由多种制权。否则，由于一条总线由多种 功能部件共用，可能导致很大的时功能部件共用，可能导致很大的时 间延迟。间延迟。 单总线结构容易扩

8、展成多单总线结构容易扩展成多 cpucpu系统：这只要在系统总线上系统：这只要在系统总线上 挂接多个挂接多个cpucpu即可。即可。 dmadma操作操作: : 某些外围设备也某些外围设备也 可以指定地址。可以指定地址。 如果一个由外如果一个由外 围设备指定的地址对应于一个围设备指定的地址对应于一个 主存单元，则主存予以响应，主存单元，则主存予以响应， 于是在于是在主存和外设主存和外设间将进行直间将进行直 接存储器传送接存储器传送(dma)(dma)。 2.2.双总线结构双总线结构 这种结构保持了单总线系统简这种结构保持了单总线系统简 单、易于扩充的优点，但又在单、易于扩充的优点，但又在cpu

9、cpu和和 主存之间专门设置了一组高速的存主存之间专门设置了一组高速的存 储总线，使储总线，使cpucpu可通过专用总线与存可通过专用总线与存 储器交换信息，并减轻了系统总线储器交换信息，并减轻了系统总线 的负担，同时主存仍可通过系统总的负担，同时主存仍可通过系统总 线与外设之间实现线与外设之间实现dmadma操作，而不必操作，而不必 经过经过cpucpu。当然这种双总线系统以增。当然这种双总线系统以增 加硬件为代价。加硬件为代价。 3.3.多总线结构多总线结构 在在cpucpu、主存、主存、i/oi/o之间互联采用之间互联采用 多条总线。主要有如下几种：多条总线。主要有如下几种： lcpuc

10、pu总线：连接总线：连接cpucpu和和cachecache。 l系统总线：主存连在其上。系统总线：主存连在其上。 l高速总线上可以连接高速高速总线上可以连接高速lanlan（ 100mb/s100mb/s局域网）、视频接口、图局域网）、视频接口、图 形接口、形接口、scsiscsi接口（支持本地磁盘接口（支持本地磁盘 驱动器和其他外设）、驱动器和其他外设）、firewirefirewire接接 口（支持大容量口（支持大容量i/oi/o设备）。设备）。 l高速总线通过扩充总线接口与高速总线通过扩充总线接口与 扩充总线相连，扩充总线上可以扩充总线相连，扩充总线上可以 连接串行方式工作的连接串行方

11、式工作的i/oi/o设备。设备。 n通过通过“桥桥”，cpucpu总线、系统总总线、系统总 线和高速总线彼此相连。桥实质线和高速总线彼此相连。桥实质 上是一种具有缓冲、转换、控制上是一种具有缓冲、转换、控制 功能的逻辑电路。功能的逻辑电路。 多总线结构使高速、中速、多总线结构使高速、中速、 低速设备连接到不同的总线上同低速设备连接到不同的总线上同 时进行工作，以提高总线的效率时进行工作，以提高总线的效率 和吞吐量，而且处理器结构的变和吞吐量，而且处理器结构的变 化不影响高速总线。化不影响高速总线。 6.1.3 6.1.3 总线的内部结构总线的内部结构 早期总线的内部结构如图所示。早期总线的内部

12、结构如图所示。 它实际上是处理器芯片引脚的它实际上是处理器芯片引脚的 延伸，是处理器与延伸，是处理器与i/oi/o设备适配器的设备适配器的 通道。这种简单的总线一般由通道。这种简单的总线一般由5050 100100条线组成，这些线按其功能可分条线组成，这些线按其功能可分 为三类：为三类：地址线、数据线和控制线。地址线、数据线和控制线。 早期总线结构的不足之处在于：早期总线结构的不足之处在于： 第一、第一、cpucpu是总线上的唯一主控者。是总线上的唯一主控者。 第二、总线信号是第二、总线信号是cpucpu引脚信号的延引脚信号的延 伸，故总线结构紧密与伸，故总线结构紧密与cpucpu相关，通相关

13、，通 用性较差。用性较差。 当代流行的总线内部结构如图当代流行的总线内部结构如图 它是一些标准总线，追求与结构、它是一些标准总线，追求与结构、 cpucpu、技术无关的开发标准，并满足、技术无关的开发标准，并满足 包括多个包括多个cpucpu在内的主控者环境需求在内的主控者环境需求 。 在当代总线结构中，在当代总线结构中，cpucpu和它私和它私 有的有的cachecache一起作为一个模块与总线一起作为一个模块与总线 相连。系统中允许有多个这样的处相连。系统中允许有多个这样的处 理器模块。而总线控制器完成几个理器模块。而总线控制器完成几个 总线请求者之间的协调与仲裁。总线请求者之间的协调与仲

14、裁。 整个总线分成如下四部分：整个总线分成如下四部分： 1 1 数据传送总线：数据传送总线： 由地址线、数由地址线、数 据线、控制线组成。据线、控制线组成。 2 2 仲裁总线：仲裁总线： 包括总线请求线和包括总线请求线和 总线授权线。总线授权线。 3 3 中断和同步总线：中断和同步总线：用于处理用于处理 带优先级的中断操作，包括中断请带优先级的中断操作，包括中断请 求线和中断认可线。求线和中断认可线。 4 4 公用线公用线： 包括时钟信号线、包括时钟信号线、 电源线、地线、系统复位线以及加电源线、地线、系统复位线以及加 电或断电的时序信号线等。电或断电的时序信号线等。 6.1.5 6.1.5

15、总线结构实例总线结构实例 大多数计算机采用了分层次的大多数计算机采用了分层次的 多总线结构。在这种结构中，速度多总线结构。在这种结构中，速度 差异较大的设备模块使用不同速度差异较大的设备模块使用不同速度 的总线，而速度相近的设备模块使的总线，而速度相近的设备模块使 用同一类总线。用同一类总线。pentiumpentium计算机主计算机主 板的总线结构框图如图。板的总线结构框图如图。 cpucpu总线：总线： 也称也称cpucpu存储器总存储器总 线，它是一个线，它是一个6464位数据线和位数据线和3232位地位地 址线的同步总线。总线时钟频率为址线的同步总线。总线时钟频率为 66.6mhz(6

16、6.6mhz(或或60mhz)60mhz)，cpucpu内部时钟是内部时钟是 此时钟频率的倍频。此总线可连接此时钟频率的倍频。此总线可连接 4 4128mb128mb的主存。主存扩充容量是的主存。主存扩充容量是 以内存条形式插入主板有关插座来以内存条形式插入主板有关插座来 实现的。实现的。cpucpu总线还接有总线还接有l2l2级级cachecache 。主存控制器和。主存控制器和cachecache控制器芯片用控制器芯片用 来管理来管理cpucpu对主存和对主存和cachecache的存取的存取 操作。操作。cpucpu是这条总线的主控者，是这条总线的主控者， 但必要时可放弃总线控制权。但必

17、要时可放弃总线控制权。 pcipci总线：总线： 用于连接高速的用于连接高速的i/oi/o 设备模块。通过设备模块。通过“桥桥”芯片，上面芯片，上面 与更高速的与更高速的cpucpu总线相连，下面与低总线相连，下面与低 速的速的isaisa总线相接。总线相接。pcipci总线是一个总线是一个 32(32(或或6464位位) )的同步总线，的同步总线，3232位位( (或或6464 位位) )数据数据/ /地址线是同一组线，分时地址线是同一组线，分时 复用。总线时钟频率为复用。总线时钟频率为33.3mhz33.3mhz， 总线带宽是总线带宽是132mb/s132mb/s。pcipci总线采用总线

18、采用 集中式仲裁方式，有专用的集中式仲裁方式，有专用的pcipci总线总线 仲裁器。主板上一般有仲裁器。主板上一般有3 3个个pcipci总线总线 扩充槽。扩充槽。 isaisa总线：总线： pentiumpentium机使用该总机使用该总 线与低速线与低速i/oi/o设备连接。主板上一般设备连接。主板上一般 留有留有3 34 4个个isaisa总线扩充槽，以便使总线扩充槽，以便使 用各种用各种1616位位/8/8位适配器卡。该总线位适配器卡。该总线 支持支持7 7个个dmadma通道和通道和1515级可屏蔽硬件级可屏蔽硬件 中断。另外，中断。另外，isaisa总线控制逻辑还总线控制逻辑还 通

19、过主板上的片级总线与实时钟通过主板上的片级总线与实时钟/ /日日 历、历、romrom、键盘和鼠标控制器、键盘和鼠标控制器(8042(8042 微处理器微处理器) )等芯片相连接。等芯片相连接。 cpucpupcipciisaisa 北北 桥桥 南南 桥桥 6.26.2 总线接口总线接口 6.2.1 6.2.1 信息的传送方式信息的传送方式 计算机系统中，传输信息采用计算机系统中，传输信息采用 三种方式：三种方式：串行传送、并行传送和串行传送、并行传送和 分时传送分时传送。但是出于速度和效率上。但是出于速度和效率上 的考虑，系统总线上传送的信息必的考虑，系统总线上传送的信息必 须采用并行传送方

20、式。须采用并行传送方式。 串行传送串行传送 使用一条传输线，采用脉冲使用一条传输线，采用脉冲 传送。传送。 主要优点是只需要一条传输主要优点是只需要一条传输 线，这一点对长距离传输显得特线，这一点对长距离传输显得特 别重要，不管传送的数据量有多别重要，不管传送的数据量有多 少，只需要一条传输线，成本比少，只需要一条传输线，成本比 较低廉。较低廉。 缺点就是速度慢。缺点就是速度慢。 分时传送分时传送 分时传送有两种概念。一是采分时传送有两种概念。一是采 用总线复用方式，某个传输线上既用总线复用方式，某个传输线上既 传送地址信息，又传送数据信息。传送地址信息，又传送数据信息。 为此必须划分时间片，

21、以便在不同为此必须划分时间片，以便在不同 的时间间隔中完成传送地址和传送的时间间隔中完成传送地址和传送 数据的任务。分时传送的另一种概数据的任务。分时传送的另一种概 念是共享总线的部件分时使用总线念是共享总线的部件分时使用总线 。 6.2.2 6.2.2 接口的基本概念接口的基本概念 接口即接口即i/oi/o设备适配器，具体指设备适配器，具体指 cpucpu和主存、外围设备之间通过总和主存、外围设备之间通过总 线进行连接的逻辑部件。接口部件线进行连接的逻辑部件。接口部件 在它动态连接的两个部件之间起着在它动态连接的两个部件之间起着 “转换器转换器”的作用，以便实现彼此的作用，以便实现彼此 之间

22、的信息传送。之间的信息传送。cpucpu、接口和外、接口和外 围设备之间的连接关系如图围设备之间的连接关系如图6.86.8。 为了使所有的外围设备能够兼为了使所有的外围设备能够兼 容，并能在一起正确地工作，容，并能在一起正确地工作，cpucpu规规 定了不同的信息传送控制方法。定了不同的信息传送控制方法。 一一 个标准接口可能连接一个设备，也个标准接口可能连接一个设备，也 可能连接多个设备。典型的接口通可能连接多个设备。典型的接口通 常具有如下功能：常具有如下功能： 1.1.控制控制接口靠程序的指令信息接口靠程序的指令信息 来控制外围设备的动作，如启动、来控制外围设备的动作，如启动、 关闭设备

23、等。关闭设备等。 2.2.缓冲缓冲 接口在外围设备和计接口在外围设备和计 算机系统其他部件之间用作为一个算机系统其他部件之间用作为一个 缓冲器，以补偿各种设缓冲器，以补偿各种设 备在速度上的差异。备在速度上的差异。 3.3.状态状态接口监视外围设备的接口监视外围设备的 工作状态并保存状态信息。状态信工作状态并保存状态信息。状态信 息包括数据息包括数据“准备就绪准备就绪”、“忙忙”、 “错误错误”等等，供等等，供cpucpu询问外围设询问外围设 备时进行分析之用。备时进行分析之用。 4.4.转换转换接口可以完成任何要接口可以完成任何要 求的数据转换，例如并串转换求的数据转换，例如并串转换 或串并

24、转换，因此数据能在外或串并转换，因此数据能在外 围设备和围设备和cpucpu之间正确地进行传送。之间正确地进行传送。 5.5.整理整理接口可以完成一些特接口可以完成一些特 别的功能，例如在需要时可以修改别的功能，例如在需要时可以修改 字计数器或当前内存地址寄存器。字计数器或当前内存地址寄存器。 6.6.程序中断程序中断每当外围设备向每当外围设备向 cpucpu请求某种动作时，接口即发生一请求某种动作时，接口即发生一 个中断请求信号到个中断请求信号到cpucpu。 一个适配器必有两个接口一个适配器必有两个接口( (下页图下页图) ) 与系统总线的接口：与系统总线的接口：cpucpu和适配器和适配

25、器 的数据交换一定是并行方式；的数据交换一定是并行方式； 与外设的接口：与外设的接口：适配器和外设的适配器和外设的 数据交换可能是并行方式，也可能数据交换可能是并行方式，也可能 是串行方式。根据外围设备供求串是串行方式。根据外围设备供求串 行数据或并行数据的方式不同，行数据或并行数据的方式不同，适适 配器分为串行数据接口和并行数据配器分为串行数据接口和并行数据 接口两大类。接口两大类。 【例【例2 2】 利用串行方式传送字符，利用串行方式传送字符， 每秒钟传送的数据位数常称为波特。每秒钟传送的数据位数常称为波特。 假设数据传送速率是假设数据传送速率是120120个字符个字符/ /秒，秒， 每一

26、个字符格式规定包含每一个字符格式规定包含1010个数据个数据 位位( (起始位、停止位、起始位、停止位、8 8个数据位个数据位) )， 问传送的波特数是多少问传送的波特数是多少? ?每个数据位每个数据位 占用的时间是多少占用的时间是多少? ? 【解【解】：波特数为：波特数为：1010位位120/120/秒秒 =1200=1200波特波特 每个数据位占用的时间每个数据位占用的时间tdtd是波特是波特 数的倒数：数的倒数： td=1/1200=0.833td=1/1200=0.8330.001s=0.833ms0.001s=0.833ms 6.3 6.3 总线的仲裁、定时和数据传送模式总线的仲裁、

27、定时和数据传送模式 6.3.1 6.3.1 总线的仲裁总线的仲裁 连接到总线上的功能模块有连接到总线上的功能模块有主动主动和和 被动被动两种形态。两种形态。( (主方和从方主方和从方) ) 为了解决多个主设备同时竞争总线为了解决多个主设备同时竞争总线 控制权，必须具有总线仲裁部件，以某控制权，必须具有总线仲裁部件，以某 种方式选择其中一个主设备作为总线的种方式选择其中一个主设备作为总线的 下一次主方。下一次主方。 对多个主设备提出的占用总线请求，对多个主设备提出的占用总线请求， 一般采用优先级或公平策略进行仲裁。一般采用优先级或公平策略进行仲裁。 按照总线仲裁电路的位置不同，仲按照总线仲裁电路

28、的位置不同，仲 裁方式分为集中式仲裁和分布式仲裁两裁方式分为集中式仲裁和分布式仲裁两 类。类。 1.1.集中式仲裁集中式仲裁 集中式仲裁中每个集中式仲裁中每个 功能模块有两条线连到中央仲裁器：一功能模块有两条线连到中央仲裁器：一 条是送往仲裁器的总线请求信号线条是送往仲裁器的总线请求信号线brbr， 一条是仲裁器送出的总线授权信号线一条是仲裁器送出的总线授权信号线bgbg。 (1) (1) 链式查询方式链式查询方式 如图如图6.96.9所示。所示。 主要特点主要特点：总线授权信号：总线授权信号bgbg串行地串行地 从一个从一个i/oi/o接口传送到下一个接口传送到下一个i/oi/o接口。接口。

29、 假如假如bgbg到达的接口无总线请求，则继续到达的接口无总线请求，则继续 往下查询；假如往下查询；假如bgbg到达的接口有总线请到达的接口有总线请 求，求，bgbg信号便不再往下查询，该信号便不再往下查询，该i/oi/o接接 口获得了总线控制权。口获得了总线控制权。 离中央仲裁器最近的设备具有最高离中央仲裁器最近的设备具有最高 优先级，通过接口的优先级排队电路来优先级，通过接口的优先级排队电路来 实现。实现。 链式查询方式的优点链式查询方式的优点: : 只用很少只用很少 几根线就能按一定优先次序实现总线几根线就能按一定优先次序实现总线 仲裁，很容易扩充设备。仲裁，很容易扩充设备。 链式查询方

30、式的缺点链式查询方式的缺点: : 对询问链对询问链 的电路故障很敏感，如果第的电路故障很敏感，如果第i i个设备的个设备的 接口中有关链的电路有故障，那么第接口中有关链的电路有故障，那么第i i 个以后的设备都不能进行工作。个以后的设备都不能进行工作。 另外，查询链的优先级是固定的，另外，查询链的优先级是固定的， 如果优先级高的设备出现频繁的请求如果优先级高的设备出现频繁的请求 时，优先级较低的设备可能长期不能时，优先级较低的设备可能长期不能 使用总线。使用总线。 (2)(2)计数器定时查询方式计数器定时查询方式 总线上的任一设备要求使用总线总线上的任一设备要求使用总线 时，通过时，通过brb

31、r线发出总线请求。中央仲线发出总线请求。中央仲 裁器接到请求信号以后，在裁器接到请求信号以后，在bsbs线为线为 “0”0”的情况下让计数器开始计数，的情况下让计数器开始计数， 计数值通过一组地址线发向各设备。计数值通过一组地址线发向各设备。 每个设备接口都有一个设备地址每个设备接口都有一个设备地址 判别电路，当地址线上的计数值与请判别电路，当地址线上的计数值与请 求总线的设备地址相一致时，该设备求总线的设备地址相一致时，该设备 置置“1”bs1”bs线，获得了总线使用权，线，获得了总线使用权， 此时中止计数查询。此时中止计数查询。 p222 图图6.9 优点：优点：每次计数可以从每次计数可以

32、从“0”0”开始，开始， 也可以从中止点开始。也可以从中止点开始。如果从如果从“0”0”开开 始，各设备的优先次序与链式查询法始，各设备的优先次序与链式查询法 相同，优先级的顺序是固定的。如果相同，优先级的顺序是固定的。如果 从中止点开始，则每个设备使用总线从中止点开始，则每个设备使用总线 的优先级相等。的优先级相等。 计数器的初值也可用程序来设置计数器的初值也可用程序来设置， 这可以方便地改变优先次序，但这种这可以方便地改变优先次序，但这种 灵活性是以增加线数为代价的。灵活性是以增加线数为代价的。 (3)(3)独立请求方式独立请求方式 每一个共享总线的设备均有一对每一个共享总线的设备均有一对

33、 总线请求线总线请求线bribri和总线授权线和总线授权线bgibgi。当。当 设备要求使用总线时，便发出该设备设备要求使用总线时，便发出该设备 的请求信号。中央仲裁器中的排队电的请求信号。中央仲裁器中的排队电 路决定首先响应哪个设备的请求，给路决定首先响应哪个设备的请求，给 设备以授权信号设备以授权信号bgibgi。 （如下图）（如下图） p222 图图6.9 独立请求方式的优点：独立请求方式的优点：响应时间短，响应时间短， 确定优先响应的设备所花费的时间少，确定优先响应的设备所花费的时间少， 用不着一个设备接一个设备地查询。用不着一个设备接一个设备地查询。 其次，对优先次序的控制相当灵活，

34、其次，对优先次序的控制相当灵活， 可以预先固定也可以通过程序来改变优可以预先固定也可以通过程序来改变优 先次序；先次序； 还可以用屏蔽还可以用屏蔽( (禁止禁止) )某个请求的办某个请求的办 法，不响应来自无效设备的请求。法，不响应来自无效设备的请求。 2.2.分布式仲裁分布式仲裁 分布式仲裁不需要分布式仲裁不需要 中央仲裁器，每个潜在的主方功能模块中央仲裁器，每个潜在的主方功能模块 都有自己的仲裁号和仲裁器。当它们有都有自己的仲裁号和仲裁器。当它们有 总线请求时，把它们唯一的仲裁号发送总线请求时，把它们唯一的仲裁号发送 到共享的仲裁总线上，每个仲裁器将仲到共享的仲裁总线上，每个仲裁器将仲 裁

35、总线上得到的号与自己的号进行比较。裁总线上得到的号与自己的号进行比较。 如果仲裁总线上的号大，则它的总线请如果仲裁总线上的号大，则它的总线请 求不予响应，并撤消它的仲裁号。最后，求不予响应，并撤消它的仲裁号。最后， 获胜者的仲裁号保留在仲裁总线上。显获胜者的仲裁号保留在仲裁总线上。显 然，分布式仲裁是以优先级仲裁策略为然，分布式仲裁是以优先级仲裁策略为 基础。基础。 6.3.2 6.3.2 总线的定时总线的定时 总线的一次信息传送过程，大致可总线的一次信息传送过程，大致可 分为如下五个阶段：分为如下五个阶段：请求总线，总线仲请求总线，总线仲 裁，寻址裁，寻址( (目的地址目的地址) )，信息传

36、送，状态，信息传送，状态 返回返回( (或错误报告或错误报告) ) 为了同步主方、从方的操作，必须为了同步主方、从方的操作，必须 制订定时协议。定时：事件出现在总线制订定时协议。定时：事件出现在总线 上的时序关系。上的时序关系。 1.1.同步定时同步定时 在同步定时协议中，事件出现在总线上在同步定时协议中，事件出现在总线上 的时刻由总线时钟信号来确定。由于的时刻由总线时钟信号来确定。由于 采用了公共时钟，每个功能模块什采用了公共时钟，每个功能模块什 么时候发送或接收信息都由统一时么时候发送或接收信息都由统一时 钟规定，因此，同步定时具有较高钟规定，因此，同步定时具有较高 的传输频率。的传输频率

37、。 同步定时适用于总线长度较短、同步定时适用于总线长度较短、 各功能模块存取时间比较接近的情各功能模块存取时间比较接近的情 况。况。 见下页图。见下页图。 2.2.异步定时异步定时 在异步定时协议中，后在异步定时协议中，后 一事件出现在总线上的时刻取决于前一一事件出现在总线上的时刻取决于前一 事件的出现，即建立在应答式或互锁机事件的出现，即建立在应答式或互锁机 制基础上。在这种系统中，不需要统一制基础上。在这种系统中，不需要统一 的共公时钟信号。总线周期的长度是可的共公时钟信号。总线周期的长度是可 变的。变的。 异步定时的优点异步定时的优点是总线周期长度可是总线周期长度可 变，不把响应时间强加

38、到功能模块上，变，不把响应时间强加到功能模块上， 因而允许快速和慢速的功能模块都能连因而允许快速和慢速的功能模块都能连 接到同一总线上。接到同一总线上。( (更复杂更复杂) ) 【例【例3 3】【自学】【自学】 某某cpucpu采用集中式采用集中式 仲裁方式，使用独立请求与菊花链仲裁方式，使用独立请求与菊花链 查询相结合的二维总线控制结构。查询相结合的二维总线控制结构。 每一对请求线每一对请求线bribri和授权线和授权线bgibgi组成组成 一对菊花链查询电路。每一根请求一对菊花链查询电路。每一根请求 线可以被若干个传输速率接近的设线可以被若干个传输速率接近的设 备共享。当这些设备要求传送时

39、通备共享。当这些设备要求传送时通 过过bribri线向仲裁器发出请求，对应的线向仲裁器发出请求，对应的 bgibgi线则串行查询每个设备，从而确线则串行查询每个设备，从而确 定哪个设备享有总线控制权。定哪个设备享有总线控制权。 请分析说明演示图所示的总线仲请分析说明演示图所示的总线仲 裁时序图。裁时序图。 【解【解】：从时序图看出，该总线采：从时序图看出，该总线采 用异步定时协议。用异步定时协议。 当某个设备请求使用总线时，在当某个设备请求使用总线时，在 该设备所属的请求线上发出申请信该设备所属的请求线上发出申请信 号号bri(1)bri(1)。cpucpu按优先原则同意后给按优先原则同意后给 出授权信号出授权信号bgibgi作为回答作为回答(2)(2)。bgibgi链链 式查询各设备，并上升从设备回答式查询各设备，并上升从设备回答 sacksack信号证实已收到信号证实已收到bgibgi信号信号(3)(3)。 cpucpu接到接到sacksack信号后下降信号后下降bgibgi作为回作为回 答。答。(4)(4)在总线在总线“忙忙”标志标志bbsybbsy为为 “0”0” 情况该设备上升情况该设备上升bbsybbsy，表示该