单片机嵌入式系统原理及应用贾好来单片机系统扩展与接口技术课件

1、单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 1 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 2 单片机应用系统必然包含合适的 外围器件。外围器件与单片机的接口是单 片机应用系统至关重要的环节。 本章主要讲述80518051单片机与常见 的程序存储器、数据存储器、数字I/OI/O通道 的接口技术，模拟输入输出通道和单片机 的接口技术。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 3 本章内容 9.1 8051程序存储器的扩展 9.2 8051数据存储器扩展 9.3 8051的I/O接口扩展 9.4 9.4 键盘与显示器接口 9.5 8051单片机和

2、A/D及D/A的接口 9.6 单总线1-Wire接口的温度传感器 DS18B20及其应用 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 4 9.1 8051程序存储器的扩展 存储器分类： 只读存储器(ROM)(ROM)：ROMROM中的信息一旦写入之后， 就不能随意更改，特别是不能在程序运行的过程 中写入新的内容，故称之为只读存储器。ROMROM又分 为：掩膜ROMROM、可编程ROMROM、EPROMEPROM、E E 2 2PROM PROM、 Flash ROMFlash ROM等。 随机存储器(RAM)(RAM)：RAMRAM在程序运行过程中可根据 需要随时更改其中的内容

3、，断电后不能保存数据 。 E E2 2PROM(EEPROM): PROM(EEPROM): 是一种用电信号编程、电信号 擦除的ROMROM芯片，写入的速度比较慢，但断电后能 够保存信息。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 5 Flash ROM: Flash ROM: 又称闪烁存储器，是非易失性、电 擦除型存储器。其特点是可快速在线修改其存储 单元中的数据，标准改写次数可达1 1万次。与 E E2 2PROMPROM相比，Flash ROMFlash ROM的读写速度都很快。由于 其性能比E E2 2PROMPROM要好，所以目前大有取代E E2 2PROMPROM

4、 的趋势。 MCS-51MCS-51系列单片机具有64KB64KB的程序存储器空间， 其中80518051、 87518751型单片机含有4 KB 4 KB 的片内程序 存储器, , 而80318031型单片机则无片内程序存储器。 当采用80518051、 87518751型单片机而程序超过4KB, 4KB, 或 采用80318031型单片机时, , 就需要进行程序存储器的 扩展。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 6 9.1.1 80519.1.1 8051外部程序存储器的操作时序 图9-19-1是与访问外部程序存储器有关的时序图。其 中a)a)是没有访问外部数据存

5、储器，即没有执行 MOVXMOVX类指令情况下的时序；b)b)是访问外部数据存 储器操作时的时序。CPUCPU由外部程序存储器取指时 ，1616位地址的低8 8位PCLPCL由P0P0输出，高8 8位PCHPCH由P2P2 输出，而指令由P0P0输入。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 7 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 8 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 9 在不执行MOVXMOVX指令时，P2P2口专用于输出PCHPCH，P2P2有 输出锁存功能，可直接接至外部存储器的地址端 ，无需再加锁存。P0P0口则作分

6、时复用的双向总线 ，输出PCLPCL，输入指令。在这种情况下，每一个机 器周期中，允许地址锁存信号ALEALE两次有效，在 ALEALE由高变低时，有效地址PCLPCL出现在P0P0总线上， 低8 8位地址锁存器应在此时把地址锁存起来。同时 也是每个机器周期两次有效，用于选通外部程序 存储器，使指令送到P0P0总线上，由CPUCPU取入。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 10 当系统中接有外部数据存储器，执行MOVX指令 时，时序有些变化，见图b) 若执行的是MOVX DPTR指令，则此地址就是 DPL值(数据指针的低8位)，同时，在P2口出现有 效的DPH值(数据

7、指针的高8位)； 若执行的是MOVX Ri指令，则此地址就是Ri的 内容，同时在P2口线上出现的将是专用寄存器 P2(即口内锁存器)的内容。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 11 9.1.2 9.1.2 并行EEPROMEEPROM及其扩展 AT28C64B AT28C64B是ATMELATMEL公司生产的高速 并行EEPROMEEPROM，存储容量8k8k8bit8bit；读取时间 70ns70ns，最大页写入时间10ms10ms；工作电流为 40mA40mA，待机电流100A100A；硬件和软件数据 保护；数据轮询和触发位用于写结束检测 ；可靠性高：100000

8、100000次擦写，数据可保存 1010年；单电源供电，其引脚和内部框图如 图9-29-2： 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 12 a) 引脚图 b) 内部结构框图 图9-2 AT28C64的引脚和内部结构框图 A0A12A0A12：地址线； I/O0-I/O7I/O0-I/O7：数据的输入输出； ：芯片使能，低电平有效； ：输出使能，低电平有效； ：写使能，低电平有效。 CE OE WE 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 13 对AT28C64的读写 对AT28C64的读写和SRAM相同，无非是写入时 间略长。在写入命令发出后，需要判断写

9、入过程 是否结束。工程上常采取延时的方法或查询I/O7 ，也就是所谓的轮询功能。轮询功能是指在 28C64写入期间，如果读取I/O7上的数据，则得 到最后一次写入数据的补码，即如果在I/O7写入 的数据为逻辑“1”，则读出的数据为“0”；反 之，如果在I/O7写入的数据为逻辑“0”，则读 出的数据为“1”。当写入过程结束，则从I/O7 引脚读出的数据是真实的写入数据。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 14 28C64和89S52的连接 28C64既可作为外部程序存储器，又可作为数 据存储器。在写入期间，单片机通过查询I/O7 引脚状态，来判断写入过程是否结束。28C

10、64 的片选信号由P2.7提供。 因28C64可作为外部程序存储器和外部数据存 储器合并使用，故将 信号和 加到与门 74HC08上，并将其输出与28C64的数据输出 允许 信号相连。OE PSENRD 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 15 图9-3 AT89S52单片机和AT28C64的接口 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:13-Oct-2012Sheet of File:F:第2版单片机教材usb_isp.DdbDrawn By: VCC D0 3 Q0 2 D1 4 Q

11、1 5 D2 7 Q2 6 D3 8 Q3 9 D4 13 Q4 12 D5 14 Q5 15 D6 17 Q6 16 D7 18 Q7 19 OE 1 LE 11 U3 74HC373 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A0 A1 A2 A3 A4 A5 A6 A7 A0 A1 A2 A3 A4 A5 A6 A7 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A8 A9 A10 A11 A12 GND A0 10 A1 9 A2 8 A3 7 A4 6 A5 5

12、 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 CE 20 OE 22 WE 27 D0 11 D1 12 D2 13 D3 15 D4 16 D5 17 D6 18 D7 19 U4 28C64 1 2 3 U2A 74HC08 EA/VP 31 RD 17 WR 16 P00 39 P01 38 P02 37 P03 36 P04 35 P05 34 P06 33 P07 32 P20 21 P21 22 P22 23 P23 24 P24 25 P25 26 P26 27 P27 28 PSEN 29 ALE/P 30 U1 AT89S52 单片机嵌

13、入式系统原理及应用贾好来单片机系统扩展与接 口技术 16 例9-1 根据AT89S52AT89S52单片机和 AT28C64AT28C64的接口电 路，编写对AT28C64AT28C64进行写操作的字程序。要写入 的数据区取自源数据区。 子程序的入口参数如下： R0R0：写入的字节计数器 R1 R1：28C6428C64的低8 8位地址寄存器 R2R2：AT28C64AT28C64的高8 8位地址寄存器 R3 R3：源数据区首地址的低8 8位寄存器 R4R4：源数据区首地址的高8 8位寄存器 R5: R5: 写入的数据 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 17 解：程序

14、清单如下： WR1: WR1: MOV MOV DP0L, R3DP0L, R3 MOV MOV DP0H,R4 ;DP0H,R4 ;源数据区1616位地址传 输到 ;DPTR0 ;DPTR0中 MOVX A, DPTR ;MOVX A, DPTR ;取数据 MOV MOV R5R5，A A INCINCDPTRDPTR MOV MOV R3, DP0LR3, DP0L MOV MOV R4, DP0HR4, DP0H MOV MOV DP0L, R1DP0L, R1 MOV MOV DP0H,R2 ;28C64DP0H,R2 ;28C64地址传输到DPTR0DPTR0中 MOVXMOVXDP

15、TR,A ;DPTR,A ;将A A的内容写入28C64H28C64H 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 18 NOPNOP NOP NOP NOP NOP WAIT: MOVX A, DPTR ;WAIT: MOVX A, DPTR ;读取最后一次写入的数据 XRL A, R5XRL A, R5 JNZ WAIT ; JNZ WAIT ;写入的I/O7I/O7和读出的I/O7I/O7不相等 ; ;写入没有结束，等待 INC DPTRINC DPTR MOV R1, DP0L MOV R1, DP0L MOV R2, DP0H MOV R2, DP0H DJNZ R0

16、, WR1 DJNZ R0, WR1; ;未完成，循环 RETRET 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 19 9.1.39.1.3并行Flash Flash 存储器FM16W08FM16W08及其扩展 性能特点 存储容量为64Kbit(64Kbit(即8k8k8byte)8byte)； 读写寿命为100100亿次； 掉电数据可保存3838年； 写数据无延时； 读取时间为70ns70ns；读周期约为130ns130ns； 低功耗，工作电流为12mA12mA，待机电流仅为2020； 宽电压范围供电，2.7V5.5V2.7V5.5V； 工作温度范围为-40+85-40+85

17、； 具有特别优良的防潮湿、防电击及抗震性能； 与并行SRAMSRAM或E2PROME2PROM管脚兼容。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 20 引脚定义 A0A12：地址线，在 的下降沿被锁定； DQ0DQ7 ：数据输入输出线； ：片选信号线，为低电平时，芯片被选中； ：输出使能，低电平时，FM16W08把数据送到 总线；为高电平时，数据线为高阻态； ：写使能，低电平时，总线的数据写入由 A0A12确定的地址中。 CE CE OE WE 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 21 图9-4 9-4 FM16W08FM16W08的引脚和内部结构框

18、图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 22 (1)读操作 FW16W08的读操作一般在 下降沿开始，这 时地址位被锁存，存储器读周期开始，一旦开始 ，应使 保持不变，一个完整的存储器周期可 在内部完成，在访问时间结束后，总线上的数据 变为有效。当地址被锁存后，地址值可在满足保 持时间参数的基础上发生改变，这一点不象 SRAM，地址被锁存后改变地址值不会影响存储 器的操作。 CE CE 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 23 符 号 VDD 2.7V to VDD 2.7V to 3.0V3.0V Min Min MaxMax VDD 3.0V

19、 VDD 3.0V to5.5Vto5.5V Min Min MaxMax 单 位 tCE8070ns tCA8070ns tRC145130ns tPC6560ns tAS00ns tAH1515ns tOE1512ns tHZ1515ns tOHZ1515ns 图9-5 9-5 FM16W08FM16W08的读时序和参数 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 24 (2)写操作 FW16W08的写操作由 和 控制，地址在 的下降沿锁存。 控制写操作时， 在开始写周 期之前置0，即当 有效时， 应先为低电平。 FRAM没有写延时，读与写访问时间是一致的， 整个存储器操作

20、一般在一个总线周期出现。因此 ，任何操作都能在一个写操作后立即进行，而不 象E2PROM需要通过判断来确定写操作是否完成 。 CE WE WE WE CE CE CE 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 25 符 号 VDD 2.7V to VDD 2.7V to 3.0V3.0V Min MaxMin Max VDD 3.0V VDD 3.0V to5.5Vto5.5V Min MaxMin Max 单 位 tCA80807070ns tPC6560ns tWC145130ns tAS00ns tAH1515ns tWS00ns tWH015012ns tDS4015

21、3015ns tDH015015ns 图9-6 9-6 FM16W08FM16W08的写时序和参数 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 26 (3)充电操作 预充电操作是准备一次新访问存储器的一个 内部条件，所有存储器周期包括一个存储器访问 和一个预充电，预充电在 脚为高电平或无效时 开始，它必须保持高电平至少为最小的预充电时 间，由于预充电在 上升沿开始，这使得用户可 决定操作的开始，同时该器件有一个 为低电平 必须满足的最大时间规范。 CE CE CE 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 27 FRAM、SRAM外部引脚虽然相同，但读写时序

22、有所不同，编写对应的读写程序时，需要考虑其 不同之处。 图9-7 FRAM和SRAM的选通信号 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 28 4. FRAM和8051单片机的接口 8051 8051单片机的ALEALE引脚为地址锁 存允许信号，访问单片机外部存储器时， 该脚将输出一个负跳沿的脉冲以用于锁存 1616位地址的低8 8位。要保证对FM16W08FM16W08的正 确访问，必须注意两点：第一，FRAMFRAM的访 问时间必须大于70ns70ns；第二，ALEALE的高电平 宽度必须大于60ns60ns。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术

23、29 图9-8 AT89S52单片机和FM16W08的接口 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:15-Oct-2012Sheet of File:F:第2版单片机教材usb_isp.DdbDrawn By: EA/VP 31 X1 19 X2 18 RESET 9 RD 17 WR 16 INT0 12 INT1 13 T0 14 T1 15 P10/T 1 P11/T 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17 8 P00 39 P01 38 P02 37 P03 36 P04

24、 35 P05 34 P06 33 P07 32 P20 21 P21 22 P22 23 P23 24 P24 25 P25 26 P26 27 P27 28 PSEN 29 ALE/P 30 TXD 11 RXD 10 U1 89S52 VCC D0 3 Q0 2 D1 4 Q1 5 D2 7 Q2 6 D3 8 Q3 9 D4 13 Q4 12 D5 14 Q5 15 D6 17 Q6 16 D7 18 Q7 19 OE 1 LE 11 U2 74HC373 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A

25、0 A1 A2 A3 A4 A5 A6 A7 A0 A1 A2 A3 A4 A5 A6 A7 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A8 A9 A10 A11 A12 GND RD- WR- RD- WR- A0 10 A1 9 A2 8 A3 7 A4 6 A5 5 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 CE 20 OE 22 WE 27 D0 11 D1 12 D2 13 D3 15 D4 16 D5 17 D6 18 D7 19 U5 FRAM16W08 U3 1 2 3 U4 单片机嵌入式系统原

26、理及应用贾好来单片机系统扩展与接 口技术 30 9.2 80519.2 8051数据存储器扩展 数据存贮器的扩展方法可分为： 并行扩展：数据存储器的数据口和单片机 的数据口P0P0相连，80518051单片机每次可读入 或输出8 8位数据。常见的数据存储器芯片有 61166116、62646264、6212862128等SRAMSRAM。 串行扩展：串口数据存储器和单片机的接 口方式为SPISPI总线或I2CI2C总线，存储器的类 型主要是EEPROMEEPROM和FlashFlash，主要用于保存一 些数据或常数。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 31 9.2.1

27、 9.2.1 并行接口外部数据存贮器的操作时序 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 32 读并行接口外部数据存贮器的时序 在第一个机器周期的S1，允许地址锁存信号ALE 由低变高，开始了读周期。在S2状态，CPU把 低8位地址送上P0总线，把高8位地址送上P2口( 采用MOVX DPTR指令)。ALE的下降沿用来 把低8位地址信息锁存到外部锁存器内。而高8 位地址信息此后一直锁存在P2口上，无需再加外 部锁存。在S3状态，P0总线驱动器进入高阻状态 。在S4状态，读控制信号 变为有效，它使 得被寻址的并行接口数据存贮器略过片刻后把有 效的数据送上总线，当 回到高电平后，

28、被 寻址的并行接口存贮器把其本身的总线驱动器悬 浮起来，使P0总线又进入高阻状态。 RD RD 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 33 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 34 写并行接口外部数据存贮器的时序 与上述类同。但写的过程是CPU主动把数据送 上总线，故在时序上，CPU向P0总线送完被寻 址存贮器的低8位地址后，在S3状态，就由送地 址直接改为送数据上总线，其间总线上不出现 高阻悬浮状态。在S4状态，写控制信号 有效 ，选通被寻址的存贮器，稍过片刻，P0上的数 据就写到被寻址的存贮器内了。 WR 单片机嵌入式系统原理及应用贾好来单片机

29、系统扩展与接 口技术 35 9.2.2 8051单片机扩展并行接口外部数据存 贮器SRAM 扩展容量小于256B256B，用MOVX MOVX RiRi指令访问外部 SRAMSRAM，只用P0P0口传送8 8位地址； 扩展容量大于256B256B，用MOVX MOVX DTPRDTPR指令访问外部 SRAMSRAM，同时用P0P0和P2P2口传送1616位地址，P0P0口传送 低8 8位，P2P2口传送高8 8位。 1.6264的引脚和操作方式 62646264是8k8k8 8位的静态随机存储器芯片，采用CMOSCMOS 工艺制作，由单一+5V+5V供电，额定功耗200mW200mW，典 型存

30、取时间为200ns200ns。为2828脚双列直插式封装，其 管脚如图9-109-10所示。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 36 引脚 操作 方式（2020）（2626）（2222）（2727） IO0IO0IO7IO7 (11(1113),13), (15(1519)19) 未选中 (掉电) VIH任意任意任意高阻 未选中 (掉电) 任意VIL任意任意高阻 输出 禁止 VILVIHVIHVIH高阻 读VILVIHVILVIHDOUT 写VILVIHVIHVILDIN 写VILVIHVILVILDIN 1 CE2CEOEWE 图9-10 6264引脚排列和操作方式

31、 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 37 图9-11 9-11 扩展单片6264静态数据存储器电路 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:16-Oct-2012Sheet of File:F:第2版单片机教材usb_isp.DdbDrawn By: EA/VP 31 X1 19 X2 18 RESET 9 RD 17 WR 16 INT0 12 INT1 13 T0 14 T1 15 P10/T 1 P11/T 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17

32、8 P00 39 P01 38 P02 37 P03 36 P04 35 P05 34 P06 33 P07 32 P20 21 P21 22 P22 23 P23 24 P24 25 P25 26 P26 27 P27 28 PSEN 29 ALE/P 30 TXD 11 RXD 10 U1 AT89S52 VCC D0 3 Q0 2 D1 4 Q1 5 D2 7 Q2 6 D3 8 Q3 9 D4 13 Q4 12 D5 14 Q5 15 D6 17 Q6 16 D7 18 Q7 19 OE 1 LE 11 U2 74HC373 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD

33、7 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A0 A1 A2 A3 A4 A5 A6 A7 A0 A1 A2 A3 A4 A5 A6 A7 D0 D1 D2 D3 D4 D5 D6 D7 A8 A9 A10 A11 A12 A8 A9 A10 A11 A12 GND RD- WR- RD- WR- A0 10 A1 9 A2 8 A3 7 A4 6 A5 5 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 CE1 20 CE2 26 WE 27 OE 22 D0 11 D1 12 D2 13 D3 15 D4 16 D5 17 D6

34、18 D7 19 U3 6264 VCC 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 38 注意： 扩展单片程序存储器时，片选端直接接地 即可，因为系统中不会再有其它程序存储 器芯片。但是扩展单片数据存储器时，其 片选端能否直接接地则还须考虑应用系统 中有无I/OI/O口及外围设备扩展，如果有，则 要统一进行片选选择。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 39 1.FM25040B的特点 存储容量 5125128bits8bits 读写次数101012 12 数据可保存3838年 写入无延迟 总线频率最高可达20Mhz20Mhz 硬件可直接替代EEPRO

35、MEEPROM 可运行在SPISPI的模式0 0和模式3 3 硬件写保护和软件写保护 待机电流4A4A，工作电流250A250A 8 8引脚SOICSOIC封装 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 40 引脚功能描述 芯片选择 SCK串行时钟输入 挂起 写保护 SI串行数据输入 SO串行数据输出 HOLD WP CS 2.FM25040B的结构和引脚 图9-12 FM25040B的内部结构和引脚排列 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 41 图9-12 FM25040B的内部结构和引脚排列 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技

36、术 42 3.FM25040B3.FM25040B的操作命令和操作时序 命令操作码说明 WRENWREN0000_0110B0000_0110B 置位写使能锁存(Set Write (Set Write Enable Latch)Enable Latch) WRDIWRDI0000_0100B0000_0100B写禁止(Write Disable)(Write Disable) RDSRRDSR0000_0101B0000_0101B 读状态寄存器(Read Status (Read Status Register)Register) WRSRWRSR0000_0001B0000_0001B

37、写状态寄存器(Write Status (Write Status Register)Register) READREAD0000_A011B0000_A011B 读存储器数据(Read Memory (Read Memory Data)Data) WRITEWRITE0000_A010B0000_A010B 写存储器数据(Write Memory (Write Memory Data)Data) 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 43 (1)(1)置位写使能锁存器命令WRENWREN FM25040BFM25040B上电时禁止写操作。在任何写操作之前 ，必须发出WR

38、ENWREN命令。在WRENWREN命令发出之后允许 发出写操作代码，包括写状态寄存器和写存储器 命令。WRENWREN操作使内部写使能锁存器被置位。状 态寄存器的WELWEL表示锁存器的状态。WEL=1WEL=1表示写 允许。任何写操作的完成将自动清除写使能锁存 器，如果没有新的WRENWREN命令，则写操作无法进行 。图9-139-13是WRENWREN命令的时序图。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 44 图9-13 WREN9-13 WREN命令的时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 45 (2)(2)写禁止命令WRDIWRDI

39、WRDIWRDI命令禁止所有的写操作。在写操作被禁止的 情况下，状态寄存器的WEL=0WEL=0。图9-14 9-14 是WRDIWRDI命 令时序图。 图9-14 WRDI9-14 WRDI命令的时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 46 (3)(3)读状态寄存器命令RDSRRDSR 读状态寄存器命令RDSRRDSR允许主器件校验状态寄存 器的内容。状态寄存器提供了写保护当前状态。 在RDSRRDSR命令之后，FM25040BFM25040B返回单字节的状态寄 存器内容。状态寄存器详细描述见“状态寄存器 和写保护”。图9-15 9-15 是RDSRRDSR命令时

40、序图 图9-15 RDSR9-15 RDSR命令时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 47 (4)(4)写状态寄存器命令WRSRWRSR WRSRWRSR命令允许用户向单字节的状态寄存器做写操 作而确定写保护作用的范围或者不起保护作用。 在发出WRSR WRSR命令之前， 必须为高或者无效。在 发出WRSR WRSR命令之前，WRENWREN命令必须先发出。注意 ，WRSR WRSR命令是写操作，且执行完毕后将清除写使 能锁存器，WRSR WRSR对应的总线时序图如图9-169-16所示 。 WP 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 48

41、图9-16 WRSR9-16 WRSR命令的时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 49 (5)(5)状态寄存器和写保护 FM25040B的写保护特点是多层次的。首先，在 任何写操作之前，WREN命令必须发出。如果写 命令已经发出， 引脚和状态寄存器控制存储器 的操作。如果 为低，全部存储器被写保护； 如果 为高，存储器的写保护由状态寄存器决 定。状态寄存器结构如表9-3所示。 WP WP WP 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 50 其中，位4-74-7和位0 0为“0 0”，且不能被修改。注意 ，因为FRAMFRAM存储器没有写延迟，存

42、储器不会出向 “忙”现象，因此将位0 0设为逻辑“0 0”，而在 EEPROMEEPROM中，位0 0的意义为 。非易失的 BP1BP1和BP0BP0表示写保护的区域。WELWEL表示写使能锁存 器的状态，由WRENWREN命令置位，由WRDIWRDI命令或写周 期结束时( ( 变高) )清除。BP1BP1和BP0BP0是存储器 模块写保护位，不同的BP1BP1、BP0BP0保护不同的存储 器模块，表9-49-4为对应的保护范围。 表9-3 FM25040B的状态寄存器 位位6543210 名称名称000BP1BP0 WEL 0 RDY CS 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接

43、 口技术 51 表9-4 FM25040B的存储器写保护范围 BP1BP0保护范围保护范围 00无无 01180H1FFH(高高1/4) 10100H1FFH(高高1/2) 11000H1FFH(全部全部) 表9-5 FM25040B的写保护 WEL 被保护的存 储器模块 没保护的存 储器模块 状 态 寄 存器 0X被保护被保护被保护 10被保护被保护被保护 11被保护不保护不保护 WP 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 52 (6)(6)存储器的写操作 和SPISPI总线的EEPROMEEPROM不同，FM25040BFM25040B能够以总线速度执行 一系列的写操

44、作，且不需要页寄存器，可执行任意数量的 写操作。 所有的存储器写操作均以操作命令WRENWREN开始。然后，主器 件发出写命令操作码。写命令操作码包括存储器地址的高 位，操作码的位3 3对应于字节地址的A8A8；下一字节是存储 器地址的低8 8位A7-A0A7-A0。这样，9 9位地址确定了要写入数据 的第一字节的地址。紧接着的字节是要写入的数据。数据 的内部地址随主器件不断发出的时钟增加而增加。如果最 后一个地址达到1FFH1FFH，计数器将回归到0 0。写操作时首先 发送数据的MSBMSB。和EEPROMEEPROM不同，FM25040BFM25040B可以连续写入 多个字节的数据，且每个

45、字节在输入8 8个时钟后立即写入 。在片选信号 的上升沿结束一次写操作。图9-179-17 是存储器写的时序图。 CS 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 53 图9-17 FM25040B9-17 FM25040B的存储器写时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 54 (7)(7)存储器的读操作 在片选信号 的下降沿，主器件可以发出读操 作指令码。操作码包括存储器地址的高位，紧接 着的是存储器地址的低8 8位。这样，9 9位地址确定 了要读出数据的第一字节的地址。在主器件输出 完整地读操作码之后，SISI被忽略。然后，主器件 发出8 8个时

46、钟脉冲，每个时钟脉冲对应于一位数据 输出，数据的内部地址随主器件不断发出的时钟 增加而增加。如果地址到达1FFH1FFH，计数器回归 000H000H。读首先读MSBMSB。在片选信号 的上升沿 结束一次读操作。图9-189-18是存储器读的时序图。 CS CS 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 55 图9-18FM25040B9-18FM25040B的存储器读时序图 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 56 (8)(8)总线挂起命令HOLDHOLD 引脚 用于中断串行操作而不终止。若 SCK=0SCK=0，主器件将 拉低，则当前操作暂停 ；若

47、SCK=0SCK=0，主器件将 拉高，则恢复操作 。 必须在SCK = 0SCK = 0时变化，而SCK SCK则 可在挂起状态器件变化。 FM25040BFM25040B和AT89S52AT89S52的接口 AT89S52AT89S52没有SPISPI接口，可以用普通I/OI/O口模拟SPISPI 口，如图9-199-19所示。 HOLD HOLD HOLD HOLD 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 57 图9-19AT89S529-19AT89S52和FM25040BFM25040B的接口 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 58 9.3

48、 8051的I/O接口扩展 9.3.1 I/O接口的功能 80518051扩展的I/OI/O接口电路主要应满足以下几项 功能要求： 1.1.实现和不同外设的速度匹配 2.2.输出数据锁存和输入数据三态缓冲 3.CPU3.CPU的负载能力和外围设备端口选择问题 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 59 9.3.2 9.3.2 端口的编址 1.1.独立编址方式 独立编址就是把I/OI/O地址空间和数 据存储器地址空间分开进行编址。 2.2.统一编址方式 这种编址方式是把I/OI/O端口的寄存 器与数据存储器单元同等对待，统一进行编址。 统一编址方式的优点是不需要专门的I/O

49、I/O指令，直 接使用访问数据存储器的指令进行I/OI/O操作，简单 、方便且功能强。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 60 80518051单片机使用的是统一编址方式，即I/OI/O 和外部数据存储器RAMRAM是统一编址的，用户 可以把外部64K64K字节的数据存储器RAMRAM空间 的一部分作为扩展的I/OI/O接口的地址空间， 每一个接口芯片中的一个功能寄存器( (端口 ) )的地址就相当于一个RAMRAM存储单元，CPUCPU可 以象访问外部存储器RAMRAM那样访问I/OI/O接口 芯片，对其功能寄存器进行读、写操作。 单片机嵌入式系统原理及应用贾好来单

50、片机系统扩展与接 口技术 61 9.3.3 I/O数据的几种传送方式 1.1.无条件传送 无条件传送类似于单片机和外部数据存储 器之间的数据传送，比较简单。当外设速 度能和单片机的速度相比拟时，常常采用 无条件传送方式。另外，当外设的工作速 度非常慢，以致人们任何时候都认为它已 处于“准备好”的状态时，也可以采用无 条件传送方式。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 62 2.2.查询状态传送 查询传送方式下，单片机需要I/OI/O接口为外 设提供状态和数据两个端口，单片机通过 状态口查询外设“准备好”后就进行数据 传送。查询式传送的优点是通用性好，硬 件连线和查询程序

51、十分简单，但是效率不 是很高。为了提高单片机对外设的工作效 率，通常采用中断传送I/OI/O数据的方式。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 63 3.3.中断传送方式 中断传送方式是利用单片机本身的中断功 能和I/OI/O接口的中断功能来实现I/OI/O数据的 传送。采用中断方式可使单片机和外设并 行工作。单片机只有在外设准备好后才中 断主程序，而进入外设的中断服务程序， 中断服务完成后又返回主程序继续执行。 因此，采用中断方式可以大大提高单片机 的工作效率。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 64 9.3.4可编程并行I/O芯片8255A

52、8255A具有3个8位并行I/O口, 称为PA口 、PB口和PC口。 其中PC口又分为高4位和 低4位, 通过控制字设定可以选择三种工作 方式: 基本输入/输出; 选通输入/输出 ; PA口为双向总线。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 65 D7D0：三态双向数据线，与单片机数据总线连 接，用来传送数据信息； ：片选信号线，低电平有效，表示芯片被选中； ：读出信号线，低电平有效，控制数据的读出； ：写入信号线，低电平有效，控制数据的写入； VCC：+5V电源； PA7PA0：A口输入/输出线； PB7PB0：B口输入/输出线； PC7PC0：C口输入/输出线； RE

53、SET：复位信号线。 A1A0：地址线，用来选择8255A内部端口。 CS RD WR 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 66 2.内部结构 包括三个并行数据输入/ /输出端口，两个工作方式控制电 路，一个读/ /写控制逻辑电路和8 8位数据总线缓冲器。 (1)8255A的三个8位并行口 PA PA口：8 8位数据输出锁存器和缓冲器；一个8 8位数据输入锁 存器。 PBPB口：8 8位数据输出锁存器和缓冲器；一个8 8位数据输入缓冲 器( (输入不锁存) )。 PC PC口：8 8位数据输出锁存器；一个8 8位数据输入缓冲器( (输 入不锁存) )。 通常PAPA口、

54、PBPB口作为输入输出口，PCPC口既可作为输入输出 口，也可在软件的控制下，分为两个4 4位的端口，作为端 口A A、B B选通方式操作时的状态控制信号。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 67 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 68 （2 2）工作方式控制 工作方式控制电路有两个, , 一个是A A组控制 电路, , 另一个是B B组控制电路。 这两组控 制电路共有一个控制命令寄存器, , 用来接 收中央处理器发来的控制字。 A A组控制电路用来控制A A口和C C口的上半部分 （PC7PC7PC4PC4）。 B B组控制电路用来控制B

55、B口和C C口的下半部分 （PC3 PC3 PC0 PC0）。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 69 （3 3）总线数据缓冲器 总线数据缓冲器是一个三态双向8 8位缓冲器, , 作为 8255A 8255A 与系统总线之间的接口, , 用来传送数据、 指令、控制命令以及外部状态信息。 （4 4）读/ /写控制逻辑电路 读/ /写控制逻辑电路接收CPUCPU发来的控制信号 、 、 、RESETRESET、地址信号A1A1A0A0等, , 然后根据控 制信号的要求, , 将端口数据读出, , 送往送往CPU或将或将 CPU送来的数据写入端口。各端口的工作状态与送来的数据

56、写入端口。各端口的工作状态与控 制信号的关系如表9-6所示。 CS RDWR 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 70 A1A0工作状态 00010A口数据数据总线（读端口A） 01010B口数据数据总线（读端口B） 10010C口数据数据总线（读端口C） 00100数据总线A口（写端口A） 01100数据总线B口（写端口B） 10100数据总线C口（写端口C） 11100 数据总线控制字寄存器（写控 制字） 1数据总线为三态 11010非法状态 110数据总线为三态 CSRDWR 表9-6 8255A端口工作状态选择表 单片机嵌入式系统原理及应用贾好来单片机系统扩展与

57、接 口技术 71 8255A的工作方式(方式 0,方式 1,方式 2) 方式 0: 基本输入/输出方式 这种方式不需选通信号。PA,PB和PC中任 一端口都可以通过方式控制字设定为输入 或输出。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 72 方式 1: 选通输入/输出方式 共有3个口, 被分为两组。A组包括A口和 PC7PC4, A口可由编程设定为输入或输 出, PC7PC4 作为输入/输出操作的选通 信 号 和 应 答 信 号 。 B 组 包 括 B 口 和 PC3PC0, 这时C口作为 8255A和外设或 CPU之间传送某些状态信息及中断请求信 号。 单片机嵌入式系统原

58、理及应用贾好来单片机系统扩展与接 口技术 73 方式 2: 双向传送方式。 只有A口有方式 2, 此时, A口为8位双向传 送数据口, C口的高5位PC7PC3用来作为 指定A口输入/输出的控制联络线。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 74 3.工作方式选择控制字及C口置位/复位控制字 (1)(1)三种工作方式由写入控制字寄存器的方式控制字 来决定。方式控制字的格式如图9-229-22所示。三个端 口中C C口被分为两个部分，上半部分随A A口称为A A组 ，下半部分随B B口称为B B组。其中A A口可工作于方式0 0 ，1 1和2 2，而B B口只能工作在方式0

59、 0和1 1。 例如，写入工作方式控制字95H95H，可将8255A8255A编程为 ：A A口方式0 0输入，B B口方式1 1输出，C C口的上半部分 (PC7PC4)(PC7PC4)输出，C C口的下半部分(PC3PC0)(PC3PC0)输入。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 75 图9-22 8255A的方式控制字 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 76 (2)C(2)C口8 8位中的任一位，可用一个写入控制口 的置位/ /复位控制字来对C C口按位置“1 1” 或清“0 0”。这个功能主要用于位控。C C口 按位置位/ /复位控制

60、字的格式如图9-239-23所 示。 例如，07H07H写入控制口，是PC3PC3置1 1，08H08H写 入控制口，PC4PC4清0 0。 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 77 图9-23 C口按位置位/复位控制字格式 单片机嵌入式系统原理及应用贾好来单片机系统扩展与接 口技术 78 4. 8255A4. 8255A的三种工作方式：方式0 0、方式1 1、 方式2 2 (1)8255(1)8255A A方式0 0，是基本的输入/ /输出工作方式。 在这种方式下，三个端口都可以由程序设置为输 入或者输出，没有固定的用于应答的联络信号。 方式0 0基本功能如下： 具有