两种在Allegro中增加过孔的方法

1、两种在Allegro设计中増加过孔的方法：一、Setup-B/B Via Definitions-Auto Define B/B Via 来设置过孔,如图:Input Pad name:在pad库里面选择希望用来做过孔的pad.Select end layer： Bottom 层， Add prefix则可以输入你希望命名的过孔的名字。 layers： use all layer, 通孑L。use only adjacent layers,仅相连的两层过孔，即可能是埋孔。set number of layers, 1,也可以填2,3,即设置过孔的层数，埋 孔设置，也可以设置为1,设置为1时，则

2、可以用作测试点过孔。测试点过孔设计时是比较 好用的，在希望留出测试点的地方或者net直接敲一个TOP或Bottom层过孔即变成了测试 点，实际就上一个外层的裸第焊盘。这样可以不必在原理图上增加测试点器件，操作起来简 单许多。Rules Set可以选择不同的适应DRC RuleGenerate后即自动生存过孔，这些过孔是存在Database里面的。（后面再说明 Database 过孔和 Library 过孔）Setup-B/B Via Definitions-Def ine B/B Via 则用来手工设置 Bl ind/Buried Vias,即盲孔，埋孔。直接选择copy的pad已经那一层到那

3、一层，如VCC-Bottom。这时在布线时在过孔拉下中就出现了刚才定义的过孔了。二、下面重点介绍一下Constraint kiruiger里面对过孔的设置，这里也可以直接定义library的pad为过孔，不需要上面的操作，同时可以对过孔进行删减和规划，即指定那些 网络默认优先使用那种过孔，这对BGA芯片高速布线有很大的帮助，因为有时候并不希望电 源信号，地信号，还有其他模拟信号使用太小的过孔（同时也可考虑相应减小PCB工艺难度， 当然理论上过孔是越小越好）。Constraint Manager-Physical -Physical Constraint Set-A11 layers 女口下 图

4、：选择右边子框里面Via（蓝色Via栏中最下面一栏，空白的也可以点）可以点进去下图的对话 框：Edit Via ListfX|Scted o via fron the library or the dooboc:Viol 比NneStart EndOlSTAWDARDVlA TOP BOTTOMCBGAVIAieOlO TOP BOT7OMEndBOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOM BOTTOMrrrrrrrrrrBGAVIAHOLEIOO tIOLClOO rtOLE156C6L70 HOLE150CBL

5、75HOLt3MM5AEC3 HOLE-16 MOIC4RCC3MMHOLES。HOLE70pfncveQocaoTypeObjectsDifTercntHI PairBB Via StaaociHcck Gap()Tolerancc(-)To(cranceVUsMin|MxmmmmmrnjtwtiImm1 a *DsnPCS曰 tempi(J DEFAULT0.00030.00000.3000.01000.00000.0001STANDARD VU：BOAVIA1.ST/H0ZUU)VIA:8CAVL.0.12700.00000.12700.0000 丄 l“Filter3 Showfrom

6、 the txryI I Show vias from the a&abaseEHtcr by nomc:Or enter e via name：ncAdd j:Options0 Snap to conned pointI I Replace etch Top7Act Top7Alt v7Via凰 画/ Net:Null NetLine lock:| Line ,|45_Miter:lx widtJ V | MinLine width:0.1524Bubble:OffShove Yias;回 Gridlessl3 Clip dangling clinesSmooth;Minimal斗Edit

7、Via List 对话框。 左下角Filter可以点选：Show vias from the library Show vias from the database 显示各自的Via 1 isto实际上Library 和database上可用作过孔的pad会自 动列在左边。我们只需要将pad库里面 的定义的过孔pad点选到右边即可以 在设计中使用。同时up和down可以供 你选择优先使用的Via。当需要用到不同的优先Via时， 可以在By net, By Region里面设置， 也可以设置不同组的PhysicalConstraint Set来分组设定。如DeafauIt组，DDR组，等分组。选

8、择SMD pad时，如SMD30CIR即设置成TOP.TOP层的测试过TESTVIA (如果选择的是 贴片和焊盘，那么生成的就是表面的测试过孔，实际上不是过孔)所以上面设置过孔的方法可以不用，直接在Edit Via list里面点选即可实现过孔的 设置。只是在需要Blind/Buried Via时才通过上面方法设置。再来看看Allegro Option界面。Add lines时，Via 1 ist T拉可供设计时选择了。Line Top.Bottom STANDARDVIA-T vActAlt vViannMiter:1 x widll vMin7Line width:0.1524VBubble:OffVShove