2021年机械课程设计心得体会

1、精编word文档 下载可编辑数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标时间以12小时为

2、一个周期；显示时、分、秒；具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前1秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；pcb文件生成与打印输出。（3）制作要求自行装配和调试，并能发现问题和解决问题。（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图1数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校

3、时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。（a）数字钟组成框图2晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，本次设计采用了后一种。如图（b）所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路

4、工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个18度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。（b）cmos晶体振荡器（仿真电路）3时间记数电路一般采用1进制计数器如74hc29、74hc39等来实现时间计数单元的计数功能。本次设计中选择74hc39。由其内部逻辑框图可知，其为双2-5-1异步计数器，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为1进制计数器，无需进制转换，只需将qa与cpb（下降沿有效）

5、相连即可。cpa（下降没效）与1hz秒输入信号相连，q3可作为向上的进位信号与十位计数单元的cpa相连。秒十位计数单元为6进制计数器，需要进制转换。将1进制计数器转换为6进制计数器的电路连接方法如图4所示，其中q2可作为向上的进位信号与分个位的计数单元的cpa相连。十进制-六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的q3作为向上的进位信号应与分十位计数单元的cpa相连，分十位计数单元的q2作为向上的进位信号应与时个位计数单元的cpa相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是1

6、的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74hc39实现12进制计数功能的电路如图（d）所示。（d）十二进制电路另外，图（d）所示电路中，尚余2进制计数单元，正好可作为分频器2hz输出信号转化为1hz信号之用。4译码驱动及显示单元电路选择cd4511作为显示译码电路；选择led数码管作为显示单元电路。由cd4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421bcd码的形式输送到cd4511芯片，再由4511芯片把bcd码转变为十进制数码送到数码管中显示出来。5校时

7、电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用coms与或非门实现的时或分校时电路，in1端与低位的进位信号相连；in2端与校正信号相连，校正信号可直接取自分频器产生的1hz或2hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和相与的输出为，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个rs触发器构成开关消

8、抖动电路，所以整个较时电路就如图（f）。（f）带有消抖电路的校正电路6整点报时电路电路应在整点前1秒钟内开始整点报时，即当时间在59分5秒到59分59秒期间时，报时电路报时控制信号。当时间在59分5秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的qc和qa、个位的qd和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。报时电路可选74hc3来构成。74hc3为8输入与非门。四、元器件1四连面包板1块（编号a45）2镊子1把3剪刀1把4共阴八段数码管6个5网络线2米/人6cd4511集成块6块7cd46集成块1块874hc39集成块3块9

9、74hc51集成块1块174hc集成块4块1174hc3集成块1块121m电阻5个135电阻14个143p电容2个153768k时钟晶体1个16蜂鸣器1个（每班）1）芯片连接图1)74hcd2)cd45113)74hc39d4)74hc51d2面包板的介绍面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。面包板的样式是面包板的注意事项1面包板旁一般附有香蕉插座，用来输入电压、信号及接地。2上图中连着的黑线表示插孔是相通的。3拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。4面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。五

10、、各功能块电路图数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。（一）六进制电路由74hc39、74、数码管与4511组成，电路如图一。（二）十进制电路由74hc39、74、数码管与4511组成，电路如图二。（三）六十进制电路由两个数码管、两4511、一个74hc39与一个74芯片组成，电路如图三。（四）双六十进制电路由2个六十进制连接而成，把分个位的输入信号与秒十位的qc相连，使其产生进位，电路图如图四。（五）时间计数电路由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。（六）

11、校正电路由74ch51d、74hcd与电阻组成，校正电路有分校正和时校正两部分，电路如图六。（七）晶体振荡电路由晶体与2个3pf电容、1个46、一个1兆的电阻组成，芯片3脚输出2hz的方波信号，电路如图七。（八）整点报时电路由74hc3d和蜂鸣器组成，当时间在59:5到59:59时，蜂鸣报时，电路如图八。六、总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信

12、号输入由晶振电路产生，并输入各电路。简图如图九。七、芯片连接总图因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。八、总结1实验过程中遇到的问题及解决方法面包板测试测试面包板各触点是否接通。七段显示器与七段译码器的测量把显示器与cd4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可

13、以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是1进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。校正电路因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。2设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真