组合逻辑电路课程设计_第1页
组合逻辑电路课程设计_第2页
组合逻辑电路课程设计_第3页
组合逻辑电路课程设计_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、组合逻辑电路课程设计、基本信息小组成员：xxx xxx一、课程设计设计目的1）学习电子技术基本理论在实践综合运用中的使用，能够进行电子电路设计与仿真。2）培养实践技能，提高分析和解决实际问题的能力。二、题目设计一个4-bit二进制符号数的加减法器，由信号“add/sub”控制，当“add/sub”=0时，做加法，当“add/sub”=1时，做减法。输出有和（差），还包括进位位和溢出标志。加法器可以选用74x283。三、设计思路本电路设计功能为，4bit符号数加减法器，输入输出结果均为符号-数值型二进制数。因为74X283是4-bit无符号数全加器。所以预计电路需要实现四部分功能。1.符号-数值

2、转换（补码）电路2.加减法器3.结果转化为符号数值型，并确定是否发生溢出图为 整个电路原理图四、分块解析1.转换补码电路设计思路：根据定义，正数原码与补码相同，负数除符号位外，取反加一。利用74X283与异或门，实现如下。由于正数与负数首位的不同。当首位为1（负数），异或门一端接高电平，相当于反相器，并且Cin为1，加一。当首位为0（正数），异或门一段接低电平，不进行取反操作，并且Cin为0，不加一。图为 补码转换电路2. 加减法器补码相减等于加上减数的补码再加一。所以可以通过add/sub端的输入区别加减法。实现如下。图为 加减法器3. 结果转化为符号数值型，并确定是否发生溢出3.1补码to

3、符号数值首位为一，除符号为外，减一取反。首位为零直接输出。实现如下图为 补码to符号数值3.2 判断溢出通过加数（两个符号数的补码或者被减数的补码与减数的取反加一）首位与得数首位进行比较。比较电路卡诺图如下C/AB000111100111F(A,B,C)=ABC+ABC实现如下图为 判断溢出（输入分别为上述三个变量）五、波形仿真与结果1。输入输出说明：A4:1,B4:1 符号数高位到低位Add/sub 执行操作名称，高电平为减，低电平未加。Co 溢出标志 低电平未溢出，高电平溢出S4:1 输出高位到低位2.仿真数据2.11101（A）+0110（B）=0001（S） Co=0（无溢出）即-5+6=1无溢出，结果正确2.201

人人文库> 全部分类> 教育资料 > 作文作品

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论