数字电子技术基础第3章重点(最新版)

1、概述,第 3章组合逻辑电路,组合逻辑电路中的竞争冒险,加法器和数值比较器,数据选择器与数据分配器,译码器,编码器,组合逻辑电路的分析和设计方法,本章小结,主要要求,掌握组合逻辑电路和时序逻辑电路的概念,了解组合逻辑电路的特点与描述方法,3.1概述,一、组合逻辑电路的概念,指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路,数字电路根据逻辑功能特点的不同分为,指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路,二、组合逻辑电路的特点与描述方法,组合电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等,本章的总体结构,分析,设计,SSI,M

2、SI,SSI,MSI,本章的总体结构,分析,设计,本章的总体结构,本章的总体结构,设计,设计,主要要求,理解组合逻辑电路分析与设计的基本方法,熟练掌握逻辑功能的逻辑表达式、真值表、 卡诺图和逻辑图表示法及其相互转换,3.2组合逻辑电路的分析方法和设计方法,3.2.1组合逻辑电路的基本分析方法,分析思路,基本步骤,根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能,例 分析下图所示逻辑 电路的功能,解,1)写出输出逻辑函数式,Y,Y1,3)分析逻辑功能,根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之,通过分析真值表特点来说明

3、功能,A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路为三位判奇电路，又称奇校验电路,初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式,由 Si 表达式可知，当输入有奇数个 1 时，Si = 1，否则 Si = 0,例 分析下图电路的逻辑功能,解,2)列真值表,1)写出输出逻辑函数式,由 Ci-1 表达式可画出其卡诺图为,可列出真值表为,3)分析逻辑功能,将两个一位二进制数 Ai 、Bi 与低位来的进位 Ci-1 相加，Si 为本位和，Ci 为向高位产生的进位。这种功能的电路称为全加器,3.2.2组合逻辑电

4、路的基本设计方法,设计思路,基本步骤,分析给定逻辑要求，设计出能实现该功能的组合逻辑电路,分析设计要求并列出真值表求最简输出逻辑式画逻辑图 工艺设计,首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值 0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表,根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式,下面通过例题学习 如何设计组合逻辑电路,一)单输出组合逻辑电路设计举例,例 设计一个A、B、C三人表决电路。当表决某个提案时， 多数人同意，则提案通过，但A具有否决

5、权。用与非门实现,解,1)分析设计要求，列出真值表,设 A、B、C 同意提案时取值为 1，不同意时取值为 0；Y 表示表决结果，提案通过则取值为 1，否则取值为 0。可得真值表如右,2)化简输出函数,Y=AC+AB,用与非门实现,并求最简与非式,3)根据输出逻辑式画逻辑图,例 设计一个监视交通信号灯工作状态的逻辑电路,二)多输出组合逻辑电路设计举例,解,2) 求最简输出函数式,Ci = Ai Bi,3) 画逻辑图,例 试设计半加器电路,将两个 1 位二进制数相加，而不考虑低位进位的运算电路，称为半加器,1)分析设计要求， 列真值表,半加器电路能用与非门实现吗,用与非门实现的半加器电路为,象前面

6、所讲的用数字电路实现的一些数学关系如：Y=X2，Y=2X+3等都是多输出的组合逻辑电路。书后有很多作业题,理解编码的概念,理解常用编码器的类型、逻辑功能和使用方法,3.3常用若干组合逻辑电路,3.3.1 编码器,一、编码器的概念与类型,编码,将具有特定含义的信息编成相应二进制代码的过程,实现编码功能的电路,为什么要进行编码,编码后可以节约计算机的资源,编码器的输入、输出之间应满足如下关系,需要编码的信息量,二进制数的位数,二、二进制编码器,由上式可列出真值表为,原码输出,被编信号高电平有效,要求：输入信号有8个，被编信号高电平有效，原码输出,用 n 位二进制数码对 2n 个输入信号进行编码的电

7、路,二、二进制编码器,3 位二进制编码器,由真值表得到表达式如下,画电路图,10 线 4 线编码器,原码输出,被编信号 高电平有效,三、二十进制编码器,普通的编码器存在的问题,每一时刻只有一个信息有效，即输入信号是互斥的.当输入信息中出现不该出现的组合时，输出混乱,优先编码器,允许同时输入两个以上编码信号。不过在设计编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先编码器是数字系统中实现优先权管理的一个重要逻辑部件,为何要使用优先编码器,四、优先编码器 (即 Priority Encoder,允许同时输入数个编码信号，并只对其中优先权

8、最高的信号进行编码输出的电路,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱,以8线3线优先编码器为例,下图是8线3线优先编码器74LS148的逻辑图,图3.3.3 8线3线优先编码器74LS148的逻辑图,输入和输出均以低电平作为有效信号,得到表达式为,为了扩展电路的功能和增加使用的灵活性，在74LS148的逻辑电路中附加了由门G1、G2和G3组成的控制电路,1) 为选通输入端，在 时，编码器才正常工作；而在 时，所有的输出均被封锁为高电平,只有当所有的编码输入端都是高电平（即没有编码输入），而且S=1时， 才是低电平。因此 表示“电路工作，但无编码输入,只要有任何一个编码输

9、入端有低电平信号输入，且S=1， 即为低电平，因此 的低电平信号表示“电路工作，而且有编码输入,2,3,例：试用两片74LS148 接成16线-4线编码器，将 16个低电平输入信号编为00001111 16个4位二进制代码。其中 的优先权最高， 的优先权最低,图3.3.4 用两片74LS148接成的16线4线优先编码器,思路: 先把要实现的真值表列出.然后确定必须用两片148,并且还需要用扩展端作为一个输出端,否则缺一位输出,注意:74LS148为反码输出,而我们要实现的为原码输出.所以输出端应接非门.考虑到芯片是分时工作的,所以输出接与非门,思考题:若题目改成把 16个低电平输入信号 编为1

10、111 0000 16个4位二进制代码。其中 的优先权最高， 的优先权最低。 电路又该如何连接呢,二 - 十进制优先编码器 CT74LS147,反码输出,依 次 类 推,主要要求,理解译码的概念,掌握二进制译码器 CT74LS138 的逻辑功能和 使用方法,3.3.2译码器,理解其他常用译码器的逻辑功能和使用方法,掌握用二进制译码器实现组合逻辑电路 的方法,一、译码的概念与类型,译码是编码的逆过程,将表示特定意义信息的二进制代码翻译出来,实现译码功能的电路,为什么要进行译码,通用译码器可以节约计算机或CPU的资源,数码显示译码器可以把二进制输出转变成我们熟悉的十进制数后输出,二、二进制译码器,

11、将输入二进制代码译成相应输出信号的电路,译码输出高电平有效,译码输出低电平有效,0,1,1,1,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,1,1,0,1,1,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,0,1,1,0,0,1,1,1,1,1,1,1,0,0,0,0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,A0,A1,A2,输出,输入,CT74LS138 真值表,一) 3 线 8 线译码器,用与非门构成的3线8线译码器,二)

12、 3 线 8 线译码器 CT74LS138 简介,3 位二进制码输入端,8 个译码输出端 低电平有效,允许译码器工作,禁止译码,0,0,输出逻辑函数式,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项,例试用两片3线8线译码器74LS138组成4线16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号,图3.3.9 用两片74LS138接成的4线16线译码器,图3.3.10 二十进制译码器74LS42,返回,二、二十进制译码器,将 BCD 码的十组代码译成 0 9 十个对应输出信号的电路，又称 4 线 10 线

13、译码器,8421BCD 码输入端，从高位到低位依次为 A3、A2、A1 和 A0,10 个译码输出端， 低电平 0 有效,三、数码显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路,一) 数码显示译码器的结构和功能示意,二)数码显示器简介,数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成,1. 七段半导体数码显示器(LED,显示的数字形式,发光原理,显示结构,字型,VCC +5 V,串接限流电阻,a g 和 DP 为低电平时才能点亮相应发光段,a g 和 DP 为高电平

14、时才能点亮相应发光段,共阳接法数码显示器需要配用输出低电平有效的译码器,共阴接法数码显示器需要配用输出高电平有效的译码器,图3.3.11 半导体数码管BS201A （a）外形图 （b）等效电路,返回,即液态晶体,2. 液晶显示器(LCD,液晶显示原理：无外加电场作用时，液晶分子排 列整齐，入射的光线绝大部分被反射回来，液晶呈透 明状态，不显示数字；当在相应字段的电极上加电压 时，液晶中的导电正离子作定向运动，在运动过程中 不断撞击液晶分子，破坏了液晶分子的整齐排列，液 晶对入射光产生散射而变成了暗灰色，于是显示出相 应的数字。当外加电压断开后，液晶分子又将恢复到 整齐排列状态，字形随之消失,显

15、示结构,字型,发光原理,图3.3.12 液晶显示器的结构及符号（a）未加电场时 （b）加电场以后 （c）符号,返回,图3.3.13 用异或门驱动液晶显示器 （a）电路 （b）电压波形,三）、 BCD七段显示译码器,半导体数码管和液晶显示器都可以用TTL或CMOS集成电路直接驱动。为此，就需要使用显示译码器将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值,举例说明,输入为8421BCD码，用A3、A2、A1、A0表示,输出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示,半导体数码管为共阴极接法,图3.3.14 BCD七段显示译码器的卡诺图,返回,图3.

16、3.15 BCD七段显示译码器7448的逻辑图,返回,附加控制电路用于扩展电路功能,灯测试输入,灭零输入,灭灯输入/灭零输出,当 时，驱动数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平,目的：为了能把不希望显示的零熄灭,使 可使本来应该显示的0熄灭,这是一个双功能的输入/输出端，作为输入时，称灭灯输入控制端。只要 ，数码管熄灭；作为输出端使用时，称灭零输出端，只有当A3=A2=A1=A0=0，而且有灭零输入信号 （ ）时， 才会给出低电平。因此， 表示译码器已将本来应该显示的零熄灭了,消隐控制端，低电平有效,8421 码输入端,译码驱动输出端，高电平有效,CC14547

17、的逻辑功能简介,允许数码显示,伪码,相应端口输出有效电平 1，使显示相应数字,输入BCD 码,禁止数码显示,数码显示器结构及译码显示原理演示,图3.3.17 用7448驱动BS201的连接方法,返回,用7448驱动共阴极的半导体数码管的接法,图3.3.18 有灭零控制的8位数码显示系统,返回,有灭零控制的多位数码显示系统的连接方法,四、 用二进制译码器实现组合逻辑函数,由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门,

18、由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器,解,1) 根据逻辑函数选择译码器,例 试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C,2) 将函数式变换为标准与 - 或式,3)根据译码器的输出有效电平确定需用的门电路,4)画连线图,例 试用译码器实现全加器,解,1)分析设计要求，列出真值表,设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci,列出全加器的真值表如下,3)选择译码器,选用 3 线 8 线译码器 CT74LS138。并令 A2

19、 = Ai，A1 = Bi，A0 = Ci-1,2)根据真值表写函数式,4)根据译码器的输出有效电平确定需用的门电路,5)画连线图,三 ) 译码器的扩展,低位片,高位片,五、译码器的扩展,例如 两片 CT74LS138 组成的 4 线 16 线译码器,16 个译码输出端,4 位二进制码输入端,低 3 位码从各译码器的码输入端输入,STA不用，应接有效电平 1,作 4 线 16 线译码器使能端，低电平有效,CT74LS138 组成的 4 线 16 线译码器工作原理,主要要求,理解数据选择器和数据分配器的作用,理解常用数据选择器的逻辑功能及其使用,掌握用数据选择器实现组合逻辑电路的方法,3.4数据

20、选择器和数据分配器,一、数据选择器和数据分配器的作用,数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路,又称多路选择器(Multiplexer，简称MUX)或多路开关,多路输入,一路输出,地址码输入,Y=D1,D1,常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器,数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n,多到一的数字开关,数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路,Demultiplexer，简称DMUX,一路输入,多路输出,地址码输入,Y1 = D,D,一到多的数字开关,二、数据选择器

21、的 设计,4 选 1 数据选择器真值表,电路图如下一页所示,还可以加入片选信号S,图3.3.20 双4选1数据选择器74LS153,返回,双4选1数据选择器介绍,地址端共用； 数据输入和输出端各自独立； 片选信号独立,例试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器,三、数据选择器的逻辑功能及其使用,1. 8 选 1 数据选择器 CT74LS151,8 路数据输入端,地址信号输入端,互补输出端,使能端，低电平有效,因为若A2A1A0=000，则,因为若A2A1A0=010，则,Y=D0,Y=D2,CT74LS151 输出函数表达式,m0D0+ m1D1+m2D2+ m3D3+

22、m4D4+m5D5+ m6D6+ m7D7,2. 双 4 选 1 数据选择器 CC14539,两个数据选择器的公共地址输入端,数据选择器 1 的输出,数据选择器 1 的数据输入、使能输入,数据选择器 2 的数据输入、使能输入,数据选择器 2 的输出,使能端低电平有效,数据选择器 2 的逻辑功能同理,CC14539 数据选择器输出函数式,由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和,例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当 D0 = D1 = D2 = D3 = 1 时，Y = m0 + m1+ m2 +

23、m3,当 D0 D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式,而任何一个逻辑函数都可表示成最小项表达式,当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地址输入端,因此用数据选择器可实现任何组合逻辑函数,四、用数据选择器实现多种组合逻辑功能,1、用数据选择器实现组合逻辑函数,1、变量个数=地址选择端的端数,2、变量个数地址选择端的端数,分以下两种情况,CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C,例 试用数据选择器实现函数 Y = AB + AC + BC,该题可用代数法或卡

24、诺图法求解,Y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 CT74LS151,代 数 法 求 解,解,2)写出逻辑函数的最小项表达式,3) 写出数据选择器的输出表达式,4)比较 Y 和 Y两式中最小项的对应关系,1)选择数据选择器,令 A = A2 ，B = A1 ，C = A0,5)画连线图,即可得输出函数,1)选择数据选择器,选用 CT74LS151,2)画出 Y 和数据选择器输出 Y 的卡诺图,3)比较逻辑函数 Y 和 Y 的卡诺图,设 Y = Y 、A = A2、B = A1、C = A0,对比两张卡诺图后得,4)画连线图,卡 诺 图 法 求 解,解,与代数法所得图相同,例

25、 试用4选1数据选择器实现函数 Y = AB + AC + BC,主要要求,理解加法器的逻辑功能及应用,了解数值比较器的作用,3.5 加法器和数值比较器,一、加法器,一) 加法器基本单元,二) 多位加法器,实现多位加法运算的电路,其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢,其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快,串行进位加法器举例,超前进位加法器举例：CT74LS283,相加结果读数为 C3S3S2S1S0,4 位二进制加数 B 输入端,4 位二

26、进制加数 A 输入端,低位片进位输入端,本位和输出端,向高位片的进位输出,二、数值比较器,Digital Comparator，又称数字比较器。用于比较两个数的大小,一) 1 位数值比较器,二) 多位数值比较器,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小,若 A3 B3，则 A B；若 A3 B3，则 A B；若 A3 = B3，则需比较次高位,若次高位 A2 B2，则 A B；若 A2 B2，则 A B；若 A2 = B2，则再去比较更低位,依次类推，直至最低位比较结束,三）用加法器设计组

27、合逻辑电路,设计一个代码转换电路，将8421BCD代码转换成余三码,设计一个代码转换电路，将余三码转换成8421BCD代码,四）综合举例,例 用双4选1数据选择器构成一位全加器,例 用3线-8线译码器附加必要的门电路构成一位全加器,例由双4选1数据选择器组成的电路如下图所示，分析下图所示电路的功能，写出F（A、B、C、D）的最小项表达式,已知某多功能逻辑运算电路的功能表如下表所示，试用一片8选1 数据选择器并附加必要的门电路实现该电路,主要要求,了解竞争冒险现象及其产生的原因和消除措施,3.6 组合逻辑电路中的竞争冒险,一、竞争冒险现象及其危害,当信号通过导线和门电路时，将产生时间延迟。 因此，同一个门的一组输入信号，由于它们在此前通 过不同数目的门，经过不同长度导线的传输，到达门 输入端的时间会有先有后，这种现象称为竞争,逻辑门因输入端的竞争而导致输出产生不应有的 尖峰干扰脉冲的现象，称为冒险,可能导致错误动作,二、竞争冒险的产生原因及消除方法,负尖峰脉冲冒险举例,可见，在组合逻辑电路中，当一个门电路(如 G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲,正尖峰脉冲冒险举例,理 想,考虑门延时,理 想,考虑门延时,由于尖峰