数字逻辑期末复习题

1、 一、选择题（每小题2分，共20分） 1 八进制（273）中，它的第三位数2 的位权为_B_。 8A(128) B(64) C(256) D(8) 10101010 与它功能相等的函数表达式_B_。 已知逻辑表达式2. ， A B C D 3. 数字系统中，采用_C_可以将减法运算转化为加法运算。 A 原码 BASCII码 C 补码 D BCD码 4对于如图所示波形,其反映的逻辑关系是_B_。 A与关系 B 异或关系 C同或关系 D无法判断 5 连续异或1985个1的结果是_B_。 A0 B1 C不确定 D逻辑概念错误 6. 与逻辑函数功能相等的表达式为_C_。 B A D CD?B?CCDF

2、?AF?AB 为高阻态的逻；C=1时，7下列所给三态门中，能实现C=0时，FF=AB 辑功能的是_A_。 A &B C C EN EN B A A A & & F FB B C C EN EN DC 的频率为Q如图所示电路，若输入CP脉冲的频率为100KHZ，则输出8. _D_。 500KHz B200KHz A Q 100KHz D50KHz C D CP C Q 9下列器件中，属于时序部件的是_A_。 A 计数器 B 译码器 C 加法器 D多路选择器 10下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出ag应为_C_。 A 0100100 B1100011 C

3、1011011 D0011011 a b c d e f 译码 数码管共阴极LEDA B C D 二、填空题（每小题2分，共20分） 评卷人得分 电路的电源是_5_V，高电平1对应的电压范围是。 N_个输出端。对于每一组输入个输入端的二进制译码器，共有2代码，有_1_个输出端是有效电平。 13.给36个字符编码，至少需要_6_位二进制数。 14.存储12位二进制信息需要_12_个触发器。 15.按逻辑功能分类，触发器可分为_RS_、_D_、_JK_、_T_等四种类型。 nn+116.对于D触发器，若现态Q= 0，要使次态Q=0,则输入D=_0_。 17.请写出描述触发器逻辑功能的几种方式_特性

4、表、特性方程、状态图、波形图_。 18.多个集电极开路门（OC门）的输出端可以 _线与_。 n?1n_,当T=1触发器的特性方程是_时,特性方程为QT?Q n?1n_,这时触发器可以用来作_2分频器_。 QQ? 20构造一个十进制的异步加法计数器，需要多少个 _4_触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是_110_。 评卷人得分 40分）三、分析题（共 分）用卡诺图化简下列逻辑函数21（本题满分6 ?)151413121098210?DCBAF(,)m(, F解：画出逻辑函数的卡诺图。得到 CD 01 11 1000 D?BC?AD?F?AB?ACB AB 1 1

5、1 00 01 1 1111 1 11 11022 （本题满分8分）电路如图所示，D触发器是正边沿触发器，图中给出了时钟CP及输入K的波形。 n?1 逻辑表达式。（2）试写出电路次态输出（1）画出的波形。 QQ,QC=D C n?1n 解：Q?QK?DQ 23（本题满分10分）分析图示逻辑电路，求出F的逻辑函数表达式，化简后用最少的与非门实现之，并画出逻辑电路图。 ABC&FBCAC & BA 3Y 7Y 8 15nnnQQQ 210 1 1 0 1 0 1 0 1 1& 1?1nn?1QQ 01 11=1nQ2 1 0 1 0 1 1 1 1 0111 74138 Y 解: F?A?(B?C

6、)(B?C)AC?(B?C)(B?C) ?A(B?C)(B?C)?AC(B?C)(B?C) )C?BCBBC)?AC(?A(BC? CBC?A?ABC?ABCB?A?ABCABC 24 （本题满分16分）今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。试： （1）列出真值表； （2）写出逻辑表达式并化简； （3）画出逻辑图。 解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。F表示警报信号，F=1表示报警，F=0表示不报警。 根据题意义，列出真值表 A B C F 0 0 0 0 1 0 0 1 1

7、 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 由出真值表写出逻辑函数表达式，并化简 F?ABC?ABC?ABC?ABC?AC?C(A?B) 画出逻辑电路图 & A 1 F 1 C 1 评卷人得分 分）分，共20四、综合应用题（每小题10 为使能控制端。逻辑符号如图所示，S1、253-8译码器74LS138SS23 译码器。要求画出连接图说明设计方案。74LS138构成一个4-16试用两片 YY Y YYYYY0314 7 26 5 74LS138 SSS AAA31 2 01 2 解: Y 0A 0 A 1 A 274138 1 26 下图是由三

8、个D触发器构成的寄存器，试问它是完成什么功能的寄 等 Q脉冲后，Q Q Q =110，在加入1个CPQ存器？设它初始状态 Q001122 Q Q等于多少？于多少？此后再加入一个CP脉冲后，Q012 QQQ 12 0 D CI D CI D CI CP 时钟方程解: CP?CP?CP?CP 201 激励方程nnnQ?D?DQQ?D ，120201 状态方程1?nnnn?1nn?1Q?DD?D?Q?QQQ?Q， ，211120200 状态表 画出状态图 一、 选择题 1一位十六进制数可以用 C 位二进制数来表示。 A. B. C. D. 16 2十进制数25用8421BCD码表示为 B 。 101

9、 0101 C.100101 3. 以下表达式中符合逻辑运算法则的是 D 。 2 +1=10 C.01 C=C +1=1 4. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ 2n D. n B. 2n C. n 2 A.5A+BC= C 。 A .A+B +C C.（A+B）（A+C） +C 6在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 7. 以下电路中可以实现“线与”功能的有 C 。 D. 门路开极电集C. 门出输态三B. 门非与A. 门OS与非CM 。以下电路中常用于总线应用的有 A 8 门 与非开路门 C

10、. 漏极 门 门 9若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 .6 C 10.一个16选一的数据选择器，其地址输入（选择控制输 入）端有 C 个。 .2 C 11四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。 A. B. C. XAAAXAAXAAAX?AXA?AAX?110110010200010131D. XAA31012.一个8选一数据选择器的数据输入端有 E 个。 .2 C 13在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 14八路数据分配器，其地址输入端有 C 个。 .2

11、 C =1=1=2个触发器可以构成能寄存 B 位二进制数码的寄存 器。 +1 17在下列触发器中，有约束条件的是 C 。 /F FRS步同C. F F/D 从主B. /F FJK从主A. （时钟脉冲） D.边沿D F/F 18一个触发器可记录一位二进制代码，它有 C 个稳态。 .1 C 19存储8位二进制信息要 D 个触发器。 .3 C n+1n，应使输入D= C =Q 20对于D触发器，欲使Q。 .1 C D. Q21对于JK触发器，若J=K，则可完成 C 触发器的逻 辑功能。 n+1n工作，应使输入Q发器按D= =D 。 22欲使D触 Q .1 C D. Q23下列触发器中，没有约束条件的

12、是 BD 。 A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器 24为实现将JK触发器转换为D触发器，应使 A 。 =D,K= B. K=D,J= =K=D =K= DDD25.边沿式D触发器是一种 C 稳态电路。 A.无 B.单 C.双 D.多 26把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。 .5 C 27下列逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 ）制进数数长度（构成计数器最大计28. N个触发器可以 D 为 寄码的进制数存 B 位二能29. N个触发器可以构成寄 器。存 +1 于后

13、者其比较，差异在步时序电路和异步时序电路同30 。B 制脉冲控统一的时钟有 B.没没A.有触发器 关态有状出只与内部态 D.输状C.没有稳定 。发器 B 个触D码计数器至少需要 31一位8421BC .4 C 32.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 B 级触发器。 .3 C 338位移位寄存器，串行输入时经 D 个脉冲后，8位 数码全部移入寄存器中。 .2 C 34用二进制异步计数器从0做加法，计到十进制数178，则最少需要 D 个触发器。 .6 C 二、 判断题（正确打，错误的打） 1. 方波的占空比为。（ ） 2. 842

14、1码1001比0001大。（ ） 二者无大小之分。,”分别表示两种状态0”和“1数字电路中用“ 3. （ ） 4八进制数（18）比十进制数（18）小。（ ） 1085当传送十进制数5时，在8421奇校验码的校验位上值应为1。（） 6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ） 7占空比的公式为：q = t / T，则周期T越大占空比q越小。（ ） w 8十进制数（9）比十六进制数（9）小。（ ） 16109 逻辑变量的取值，比大。（ ）。 10 异或函数与同或函数在逻辑上互为反函数。（ ）。 11若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。 12若两个

15、函数具有不同的真值表，则两个逻辑函数必然不相等。（ ） 13若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（） 14逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ） 15逻辑函数Y=A+B+C+B已是最简与或表达式。（ ） CBAB10对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y= CBABBC+B+C+B=C+B成立。（ ） CCBCBBB16 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ） 17普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（V） 18三态门的三种状态分别为：高电平、低电平、不高不低的电压。（

16、） 19一般TTL门电路的输出端可以直接相连，实现线与。（ ） 20TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（ ） 21.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显 ） （示译码器来驱动。 ）22.数据选择器和数据分配器的功能正好相反，互为逆过程。（ （）用数据选择器可实现时序逻辑电路。23.n+1n。功能它没有记=D，与Q忆无关Q触发器的特性方程为，所以 ）（ 。入R=S=1的输件RS=0表示不允许出现的触发器约束条 ）（ 发触器和主从翻现象，而边沿触发发26.同步触器存在空 ）（ 器克服了空翻。号，控制信一位二进制计数器27.若要实现一个可暂停的 ）且

17、令T=A。（A数，=1保持，可选用T触发器，A=0计 ）28.同步时序电路由组合电路和存储器两部分组成。（ ）27.组合电路不含有记忆功能的器件。（ ）28.时序电路不含有记忆功能的器件。（ ） 29.同步时序电路具有统一的时钟CP控制。（ ） 30.异步时序电路的各级触发器类型不同。（ ）（ 31.计数器的模是指构成计数器的触发器的个数。32.计数器的模是指对输入的计数脉冲的个数。（ ） 三、 填空题 1. 数字信号的特点是在 时间 上和 幅度 上都是断续变化的，其高 电平和低电平常用 1 和 0 来表示。 8. 逻辑代数又称为 布尔 代数。最基本的逻辑关系有 与 、 或、 非 三种。常用的

18、几种导出的逻辑运算为 与 非 、 与或 、 与或非 、 异或 、 同 或 。 9. 逻辑函数的常用表示方法有 真值表 、 表达式 、 逻 辑图 、卡诺图。 10. 逻辑代数中与普通代数相似的定律有 交换律 、 结合律 、 分配律 。摩根定律又称为 反演律 。 、 反演规则 11. 逻辑代数的三个重要规则是 代入规则 。对偶规则 。的反函数= AB(C+) 12逻辑函数F=+B+D CDFA 。1的对偶函数是 A+BC+0 13逻辑函数F=A（B+C） 已知函数的对偶式为+，则它的原函数为 。 14BC?CDBA 15. 集电极开路门的英文缩写为 OC 门，工作时必 须外加 电源 和 电阻。 1

19、6OC门称为 集电极开路 门，多个OC门输出端并联 到一起可实现 线与功能。 17触发器有 2 个稳态，存储8位二进制信息要 3 个触发器。 18一个基本RS触发器在正常工作时，它的约束条件是 SSRR= 0 的且信号。它不允许输入 = 0 + =1，则 Q，定义触、发器的1有两个互补的输出端Q19触发器 Q=0 ，0状态为 Q=0 状态为 Q=1 Q=1 ，可见触发器的状态指的是 Q 端的状 态。 20一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 RS=0 。 21在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为 主 从

20、式或 边沿 式的触发器不会出现这种现 象。 22半导体数码显示器的内部接法有两种形式：共阴极 接法和共 阳极 接法。 23对于共阳接法的发光二极管数码显示器，应采用 低 。器码译示显段七的动驱平电24数字电路按照是否有记忆功能通常可分为两类： 组 合逻辑电路 、 时序逻辑电路(有记忆动 能) 。 25由四位移位寄存器构成的顺序脉冲发生器可产生 4 个顺序脉冲。 26时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。 四、 综合题 1. 用公式法和用卡诺图化简逻辑函数（第一章例题及作业，重点：1-19） 2. 组合逻辑电路的分析和设计（第三章第二节写真值表、卡诺

21、图、逻辑图） 3. 用译码器（74LS138）或数据选择器（74LS151）实现逻辑函数（3.4.1及，例题3-8、3-11，习题3-16、3-17） 4. 在给定的触发器的逻辑电路图和输入信号波形，画出触发器输出波形（主要是：D触发器和JK触发器、习题：4-7、4-8） 5. 时序电路的分析（第五章第二节，例题5-1、5-3，习题5-4、5-6） 6. 同步式集成计数器74LS161实现任意进制的计数器（用复位法或置位法）（5.4.5节，例题：5-6、5-7，注意会改其他进制数计数器） 一、选择题 1以下代码中为无权码的为 。 A. 8421BCD码 B. 5421BCD码 C. 余三码 D

22、. 格雷码 2以下代码中为恒权码的为 。 码 B. 5421BCD码 C. 余三码 D. 格雷码 4十进制数25用8421BCD码表示为 。 101 0101 C.100101 5与十进制数（）等值的数或代码为 。 10 A.(0101 B. C. D. 88421BCD216 ：为值等的数6与八进制数8 C. ) D. B. A.2216167. 常用的BCD码有 。 码余三 1码 D.2 雷 校偶验码 B.格码 C.84奇A. 有优要路字，相电模8与拟路比数电主的点 。 力强干扰能密性好 D.抗计 B.通用性强 C.保易A.容设 。 运算法则的是9. 以下表达式中符合逻辑 2 1=11 +

23、10 C.01 C=C += 逻辑变量的取值和可以表示： 。10. D.电流的有、无 开关的闭合、断开 B.电位的高、低 C.真与假 A. 个变量时，共有 个变量取值组合？11. 当逻辑函数有n n2 n B. A. 2n C. n D. 2 12. 逻辑函数的表示方法中具有唯一性的是 。 图 D.卡诺图A .真值表 B.表达式 C.逻辑 +BD+CDE+=AD= 。AB B. C. A. )(A?B)D?D?D)(B(ADBA? D.)?D(A?D)(B = F=。14.逻辑函数)A?B(A D. C. BA?B?A A+BC= 。16 +C）（A+C）A .A+B +C C.（A+B 0。

24、 非”运算的结果是逻辑“何17在种输入情况下，与 10 C.仅一输入是0 D.全部输入是 A全部输入是0 B.任一输入是 果是逻辑0。 的下8在何种输入情况，“或非”运算结1 1 D.，其他输入为全部输入是0 B.全部输入是1 C.任一输入为0 A 任一输入为1 三、填空题 。分析数字电路的主要工具是7. ，数字电路又称作 等。常用的可靠、 、 8. 常用的BCD码有 、 等。 性代码有 、 10. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、 三种。常用的几种导出的逻辑运算为 、 、 、 、 。 。、 11. 逻辑函数的常用表示方法有 、 。摩根定 、12. 逻辑代数中与普通代数相似的定

25、律有 、 。律又称为 。、 逻辑代数的三个重要规则是 、 13. 。的反函数+B+D14逻辑函数= F=CFA 。的对偶函数是 B+C）115逻辑函数F=A（ 。的对偶式为AB+ C+BC=AB+16添加项公式CAA +A+B+C+D= F=17逻辑函数。CDBA F= 。18逻辑函数 AB?AB?AB?AB 一、选择题 1下列表达式中不存在竞争冒险的有 。 +)=(A+C =AAB+AB =+AB =AB CDBBB数制出二进代码位50个编码对象，则要求输有2若在编码器中 为 位。 6 C .端）制输入控器，其地址输入（选择一3.一个16选的数据选择 。 个有 C .2 。 的函数式有 函4

26、.下列各数等式中无冒险现象 B. A. B?BC?AAC?ABCF?A?F?BC C. D. CAAF?C?BC?AB?B?A?ABAF?BC?AC?B?BC E.BB?ACB?AC?AF? 险将，出现冒为5函，当数变量的取值 时CCB?AB?F?A 现象。 0 0，B=0，C. = = C=1 C=0 A=1C= D.XAA301 进 出编的码器输 位二制代码。盘11110键 C 6. 配据分8路数实现原码输出的线-八线译码器74LS138三12用 。 器，应 D，= =1，1=，=DD，=0 B.A.=STSTSTSTSTSTCCBBAA 0，D=，=0=0 ，=D D. =C.1=，ST

27、STSTSTSTSTCBCBAA出输现单 适于实当以适辅助门电路， 13以下电路中，加 。电路组合逻辑示显七段器 D.择器 C.数值比较码A.二进制译器 B.数据选 器译码数辑函路实现逻138和辅助门电用15三线-八线译码器74LS 。应 Y，=AA?A122 = 门，Y B.用与与A.用非门，Y =YYYYYYYY74615032 =，Y D.用或，C.用或门Y门 = YY?YYYY?Y?Y75046213 二、判断题（正确打，错误的打） ）9. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ） 编码与译码是互逆的过程。（10. ） 二进制译码器相当于是一个最小项发生器，

28、便于实现组合逻辑电路。（11. ）液晶显示器的优点是功耗极小、工作电压低。（ 12. ）液晶显示器可以在完全黑暗的工作环境中使用。（ 13. 左右，因此，需要考虑电流驱动能力10mA14. 半导体数码显示器的工作电流大，约 ）（ 问题。共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来 15. ）（ 驱动。 ）16. 数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）17. 用数据选择器可实现时序逻辑电路。（ ）组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ 18. 一、选择题1+nn入输使应，1态使，=态若器触于5对T发，原Q1欲新Q= =T 。 D

29、. C .1 Qn+1n入输发器的，Q可使JK触=Q工作欲8使JK触发器按 端 。 K= =0, =Q,K=0 =K=0 =Q,K = =,K=Q QQQn1n+ 入输发器的可使JK触=工欲9使JK触发器按Q作，Q 。端 Q =1,K=1 = =,K=Q =Q,K= =K=1 Q,KQQ1+n=0工作，可JK触发器按Q使JK触发器的输入使10欲 。 端 QQ=K=1 =,K=Q =,K=1 =0,K=1 =K=11n+=1工作，可使JK触发欲使JK触器按Q发器的输入11 端 。 0= C.J=K= 0,=K =0 =K11=K= =,KQQn1n+ 。 D= =工作，应使输发欲12使D触器按Q

30、入Q D. C .1 Q13下列触发器中，克服了空翻现象的有 。 A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器 14下列触发器中，没有约束条件的是 。 A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器 15描述触发器的逻辑功能的方法有 。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 二、判断题（正确打，错误的打） n+1n。能功忆记有没它以，所关 D触发器的特性方程为Q无Q，与D= （ ）。入输的1=S=R现出许允不示表0=SR件条束约的器发触SR （ ） 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑

31、功能完全相同。（ ） 若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。（ ） 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ） 三、填空题 SR=1+约束条件，是S触发器在正常工作时，它的个2一基本R SR= 入 的且信号。 = 则它不允许输 Q、Q输出端两个互补的的发器1状态3触发器有，定义触为 ，0状态为 ，可见触发器的 状态指的是 端的状态。 4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是 。 5在一

32、个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 ，触发方式为 式或 式 的触发器不会出现这种现象。 一、选择题 1同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 C 5. 3下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器可以构成最大计数长度（进制数）为 的 计数器。 5. N个触发器可以构成能寄存 位二进制数码的寄存器。 +1 6五个D触发器构成环形计数器，其计数长度为

33、 。 .10 C 7同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8一位8421BCD码计数器至少需要 个触发器。 .4 C 9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发 器。 .3 C 108位移位寄存器，串行输入时经 个脉冲后，8位数码全 部移入寄存器中。 .2 C 11用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个触发器。 .6 C 12某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60

34、H的脉冲，欲构成此分频器至少需要 Z 。器发触个 C .60 存寄放在该0KH，欲将存器位寄存的时钟脉冲频率为1013某移Z 时间。需要 完中的数左移8位，成该操作器 S S S nn?1 ABQ?AQ方端的则为，JK性14.若用JK触发器来实现特方程 。程为 =，K= AB =，K=ABA=B，KK= =AB， = BA?BA?BAAB15要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 .4 C 16若要设计一个脉冲序列为10的序列脉冲发生器，应选用 个触发器。 .3 C 二、判断题（正确打，错误的打） 1同步时序电路由组合电路和存储器两部分组成。（ ） 2

35、组合电路不含有记忆功能的器件。（ ） 3时序电路不含有记忆功能的器件。（ ） 4同步时序电路具有统一的时钟CP控制。（ ） 5异步时序电路的各级触发器类型不同。（ ） 6环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ） 7环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8计数器的模是指构成计数器的触发器的个数。（ ） 9计数器的模是指对输入的计数脉冲的个数。（ ） n+1n时是不器发触D，Q触发器的特征方程以所，关无Q与而，D=10D 序电路）（ 。N，态表中2为态的状数状最，计的电时同11在步序路设中若简启发级用又而是N触器的路电检需不，路电现实来其则查自 ）

36、 （。性动12把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ） 13同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ） 14利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ） 三、填空题 1寄存器按照功能不同可分为两类： 寄存器和 寄存器。 2数字电路按照是否有记忆功能通常可分为两类： 、 。 3由四位移位寄存器构成的顺序脉冲发生器可产生 个顺 序脉冲。 4时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。 一、选择题（每小题2分，共20分）

37、1 八进制（273）中，它的第三位数2 的位权为_B_。 8A(128) B(64) C(256) D(8) 10101010 与它功能相等的函数表达式_B_。 2. 已知逻辑表达式， A B C D 3. 数字系统中，采用_C_可以将减法运算转化为加法运算。 A 原码 BASCII码 C 补码 D BCD码 。_B_其反映的逻辑关系是,对于如图所示波形4 无法判断同或关系 D A与关系B 异或关系 C 的结果是_B_。19855 连续异或个1 逻辑概念错误A0 B1 C不确定 D 6. 与逻辑函数功能相等的表达式为_C_。 B A DC D?CF?AF?BCDAB为高阻态C=1时，F7下列所

38、给三态门中，能实现C=0时，F=；AB 的逻辑功能的是_A_ A A & & B FF B C C EN EN B A A A & & F F B B C C EN EN D C 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_D_。 A 500KHz B200KHz Q 50KHz C 100KHz D D CP C Q _A_。9下列器件中，属于时序部件的是 多路选择器 加法器 D B 译码器 CA 计数器 ，”数码管显示译码器框图，若要显示字符“510下图是共阴极七段LED 。应为_C_则译码器输出ag 00110111100011 C 1011011 D A

39、0100100 B e f a b c d a b f 译码LE数码共阴A B C 二、填空题（每小题2分，共20分） 电路的电源是_5_V，高电平1对应的电压范围是。 N个输出端。对于每一组输入_个输入端的二进制译码器，共有_2代码，有_1_个输出端是有效电平。 13.给36个字符编码，至少需要_6_位二进制数。 14.存储12位二进制信息需要_12_个触发器。 15.按逻辑功能分类，触发器可分为_RS_、_D_、_JK_、_T_等四种类型。 nn+1 。Q=0,则输入D=_0_16.对于D触发器，若现态Q= 0，要使次态特性表、特性方程、状态_17.请写出描述触发器逻辑功能的几种方式 。图

40、、波形图_ 线与_。 _18.多个集电极开路门（OC门）的输出端可以nn?1QT?Q?特性方程为触发器的特性方程是_时,_,当T=1 n?1n 。这时触发器可以用来作_,_2分频器_Q?Q触发器。 _4_20构造一个十进制的异步加法计数器，需要多少个_1的频率之间的关系是Cy的频率与计数器时钟脉冲CP计数器的进位 10_。 21用卡诺图化简下列逻辑函数 ?)15,(),(FABCD?m0128910121314解：画出逻辑函数F的卡诺图。得到 CD 01 11 1000 D?BC?AD?F?AB?ACB AB 1 1 1 00 01 1 1111 1 11 11022 （本题满分8分）电路如图

41、所示，D触发器是正边沿触发器，图中给出了时钟CP及输入K的波形。 n?1 逻辑表达式。（2）试写出电路次态输出（1）画出的波形。 QQ,Q CP Q =1 K D Q K CP C Q Q n?1n 解：Q?QK?DQ 23（本题满分10分）分析图示逻辑电路，求出F的逻辑函数表达式，化简后用最少的与非门实现之，并画出逻辑电路图。 ABC&FBCAC 010 1100 01111 10000 01100101110111 A 无效状态可以回到有效循环，该电路为自启动。 &001 010 11 111000101000110 解: F?A?(B?C)(B?C)AC?(B?C)(B?C) ?A(B?C)(B?C)?AC(B?C)(B?C) )C?BAC(BC?A(BC?BC)? CB?A?ABC?ABCCABABC?ABC? 四、综合应用题（每小题10分，共20分） 26 下图是由三个D触发器构成的寄存器，试问它是完成什么功能的寄 等 Q脉冲后，Q Q Q Q =110，在加入1个CP存器？设它初始状态Q001212 Q等于多少？于多少？此后再加入一个CP脉冲后，Q Q021 QQQ 12 0 D CI D CI D CI CP 解: 时钟方程CP?CP?CPCP? 201 激励方程nnnQ