实验一四位串行进位加法器的设计实验报告_第1页
实验一四位串行进位加法器的设计实验报告_第2页
实验一四位串行进位加法器的设计实验报告_第3页
实验一四位串行进位加法器的设计实验报告_第4页
实验一四位串行进位加法器的设计实验报告_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、实验一 四位串行进位加法器的设计一、实验目的1. 理解一位全加器的工作原理2. 掌握串行进位加法器的逻辑原理3. 进一步熟悉Quartus软件的使用,了解设计的全过程,二、实验内容1. 采用VHDL语言设计四位串行进位的加法器2. 采用画原理图的方法设计四位串行进位加法器三、实验步骤1、使用VHDL语言设计1. 打开FileNew Project Wizard输入文件名adder4保存在D盘内,打开FileNewVHDL File,从模版中选择库的说明,use语句的说明,实体的说明,结构体的说明,编写VHDL代码,然后保存、编译。打开FileNewOther FileVector Wavefo

2、rm File,查找引脚,从Edit中选择End Time 输入40、ns 保存。从AssignmentsSettingsSimulator SettingsFunctional然后ProcessingGenerate Functional Simnlation Netlist 确定。选择Start Simulation保存最后的波形图,打开Fileclose关闭工程。底层文件:LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY fadder ISPORT(a, b,cin: INSTD_LOGIC;s, co: OUTSTD_LOGIC);END

3、fadder;ARCHITECTURE arc1 OF fadder ISBEGINs=a xor b xor cin;coa(0), b =b(0),cin=c0,s=s(0),co=carry (1);u2 : fadder PORT MAP (a=a(1), b=b(1),cin=carry(1),s=s(1),co=carry (2);u3 : fadder PORT MAP (a=a(2), b=b(2),cin=carry(2),s=s(2),co=carry (3);u4 : fadder PORT MAP (a=a(3),b=b(3),cin=carry(3),s=s(3),c

4、o=c4);END arc2;2、 使用原理图的方法设计打开FileNew Project Wizard输入文件名adder4保存在D盘内,打开FileNewVHDL File,从模版中选择库的说明,use语句的说明,实体的说明,结构体的说明,编写VHDL代码,然后选择File-Create/Update-Create Symbol Files for Current File,选择File-New-Other File-Vector Waveform File,查找引脚,从Edit中选择End Time 输入40、ns 保存。从AssignmentsSettingsSimulator Set

5、tingsFunctional然后ProcessingGenerate Functional Simnlation Netlist 确定。选择Start Simulation保存最后的波形图,打开Fileclose关闭工程。文件:LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY fadder ISPORT(Cin,a, b: INSTD_LOGIC;s, co: OUTSTD_LOGIC);END fadder;ARCHITECTURE arc1 OF fadder ISBEGINs=a xor b xor cin;co=(a xor b)and

6、cin)or(a and b);END arc1;原理图:四、实验现象五、 实验体会与收获问题:Error (10500): VHDL syntax error at adder4.vhd(10) near text ); expecting an identifier, or constant, or file, or signal, or variableError (10500): VHDL syntax error at adder4.vhd(19) near text COMPONENT; expecting ;, or an identifier (component is a reserved keyword), or entityError (10396): VHDL syntax error at adder4.vhd(27): name used in construct must match previously specified name adder4Error (10523): Ignored construct adder4 at adder4.vhd(3) due to previous err

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论