微机原理与单片机应用2(2)

1、第,2,章,微机的基本组成电路,任何一个复杂的电路系统都可以分解为一些相对简单的电路，或者说复杂,电路系统可以由多个简单电路搭建而成。构成复杂电路系统的简单电路称为,该复杂电路系统的组成电路模块或电路部件。本章将对构成微型计算机电路,系统的一些基本的、典型的电路模块的原理与功能作一简单介绍，主要包括,算术逻辑单元、触发器、寄存器、存储器及总线结构等，同时给出数据在这,些电路部件之间的流通过程以及“控制字”的概念。,2.1,算术逻辑单元,算术逻辑单元,(Arithmetic Logical Unit,简称,ALU),，用于实现算术与逻辑,运算，包括加、减、乘、除等算术运算和与、或、非、异或、同或

2、等逻辑运,算。其符号表示如下：,其中，,A,、,B,为参与运算的两个输,入数据，,Control,为控制信号，,S,为,输出的运算结果。,第,2,章,微机的基本组成电路,2.2,触发器,触发器,(Trigger),是构成寄存器和存储器的基本单元，是计算机的记忆细胞,。,2.2.1 RS,触发器,(1),电路结构：由两个交叉耦合的,“与非”或“或非”门组成，,2,个输出分,别为,Q,和,/Q,，两路输入分别为,R,和,S,。如下图所示：,(2),功能描述：当,S=1,且,R=0,时，,Q=1,，,/Q=0,，称为置位，在,S,变为,0,后，,Q,和,/Q,将保持不变。当,S=0,且,R=1,时，

3、,Q=0,，,/Q=1,，称为复位，在,R,变为,0,后，,Q,和,/Q,将保持不变。当,S=0,且,R=0,时，保持原状态不变。当,S=1,且,R=1,时，状态不定。,(3),符号：见右图。,(4),带时标的,RS,触发器（同步,RS,触发器,),电,路图见教材,P19,图,2-4,。,此图中的,CLK,即为时标脉冲。它与置位信号脉冲,S,同时加,到一个与门的两个输入端；而与复位信号脉冲同时加到另一个,与门的两个输入端。这样，无论是置位还是复位，都必须在时,标脉冲端为高电位时才能进行。,第,2,章,微机的基本组成电路,2.2.2 D,触发器,(1),电路结构：见右图：,(2),功能描述：,当

4、,D=1,时，,Q=1,、,/Q=0,，,D=0,时，,Q=0,、,/Q=1,。,即,Q=D,第,2,章,微机的基本组成电路,2.2.2 D,触发器,(3),改进：加上同步时钟信号,CLK,、边沿触发、加上预置和清除端。符号如下：,正边沿触发,D,PR,Q,CL,Q,R,负边沿触发,低电平预置和清除,D,PR,Q,CL,Q,R,D,CL,K,PR,CL,K,CL,K,CL,R,Q,Q,第,2,章,微机的基本组成电路,2.2.3 JK,(1),电路结构：见下图。,触发器,(2),功能描述：,J K Q,动作,0 0,保持原状,自锁状态,0 1 0,复位,1 0 1,置位,1 1,原状态的反码,翻

5、转,JK,触发器是结成计数器的理想记忆元件,JK,触发器的符号如下：,J,CL,PR,Q,K,K,CL,R,Q,第,2,章,微机的基本组成电路,2.3,寄存器,?,寄存器（,Register,）是由触发器组成的一种存储装置。,?,特点：用于暂存数据。,不同于存储器，数量少，速度快。,?,分类：缓冲寄存器（,Buffer Register,）：暂存数据。,移位寄存器,(Shift Register),：除存储功能外，还具有移位功能。,计数器,(Counter),：除存储功能外，还具有计数功能。,累加器,(Accumulator),：用于暂存,ALU,的计算结果。,2.3.1,缓冲寄存器,由边沿触

6、发的,D,触发器组成。例如：,Y3,Q,3,D,3,X3,Y2,Q,2,D,2,X2,Y1,Q,1,D,1,X1,Y0,Q,0,D,0,CL,K,CL,R,X0,第,2,章,微机的基本组成电路,2.3.1,缓冲寄存器,可控缓冲寄存器：每个,D,触发器增加一个装入控制门,LOAD,，见下图。,装入控制门,Y3,X3,Y2,X2,Y1,X1,Y0,X0,&,&,&,&,&,&,&,&,LOA,D,1,1,1,1,Q,0,D,0,Q,0,D,0,Q,0,D,0,Q,0,D,0,CL,K,CL,R,第,2,章,微机的基本组成电路,2.3.2,移位寄存器,(1),功能：将其所存储的数据进行移位操作。移位

7、操作的类型：,逻辑左移,逻辑移位,逻辑右移,移位操作,循环左移,循环右移,算术移位,算术左移,算术右移,(2),电路结构：由,D,触发器串联在一起形成。例：,4,位左移寄存器电路图：,Q,3,D,3,Q,2,D,2,Q,1,D,1,Q,0,D,0,Din,(3),可控移位寄存器：增加装入控制门,LOAD,等控制电路。,CL,K,CL,R,第,2,章,微机的基本组成电路,2.3.3,计数器,(1),行波计数器（,Travelling wave counter,）,?,计数规律：,0000 0001 0010 0011,1110 1111 0000,(2),可控行波计数器,:,(3),同步计数器（

8、,synchronous counter,）,解决行波计数器翻转速度慢的缺点,第,2,章,微机的基本组成电路,(4),环形计数器（,ring counter,）,特点：只有,1,位为,1,，其它位为,0,，,1,在计数器中流动,CL,K,CLR,?,计数规律：,0001 0010 0100 1000 0001 0010 0100 1000,第,2,章,微机的基本组成电路,(5),程序计数器（,Program Counter,简称,PC,）,?,也是一个行波计数器（也可用同步计数器），用于存储计算机下一条要执行,的指令的地址，可以从,0,开始计数,(,每次加,1,或加一个固定的数,),，以支持程

9、序的,顺序执行；也可以将外部数据装入其中，以支持程序跳转操作。,2.3.4,累加器（,Accumulator),?,用于暂存,ALU,的运算结果,能,装入及输出数据、左移、右移。,见右图。,2.4,三态输出电路,第,2,章,微机的基本组成电路,?,三态门是构成总线部件不可缺少的电路元件，其作用是可以使多个输入、,输出信号共享一条信号传输线，从而达到节省线路的目的。,(1),三态输出电路：见右图。,(2),工作原理：,E A B,0 0,高阻,0 1,高阻,1 0 0,1 1 1,即：,E=0,时，,A,、,B,之间断开，,E=1,时，,A,、,B,之间导通。,三态门符号见右下图。,注意：用两个

10、三态门可以构成双向,三态输出电路，见教材,P29,。,三态门简称,E,门，装入门简称,L,门。,三态指,以及高阻态,0,、,1,2.5,总线结构,第,2,章,微机的基本组成电路,W,W,W,W,3,2,1,0,(1),总线结构原理图：,L,A,CLK,E,A,A,C,L,C,CLK,E,C,L,B,CLK,E,B,B,D,L,D,CLK,E,D,2.5,总线结构,第,2,章,微机的基本组成电路,CON=L,A,E,A,L,B,E,B,L,C,E,C,L,D,E,D,(2),控制字：将各个寄存器的装入控制门,(L,门,),和三态门,(E,门,),的控制信号排成,一列，称为控制字,CON,。如上图

11、，其控制字为：,?,控制字的作用：控制字用于多个寄存器中任意两个寄存器之间利用公共总,线进行信息传输。为了保证信息传输的正确性，控制字的取值必须符合一定,的规则。如在某一时钟节拍内，只能有一个寄存器的,E,门打开，否则就会产,生冲突。,?,例：,控制字,CON,信息流通,L,A,E,A,L,B,E,B,L,C,E,C,L,D,E,D,1 0 0 1 0 0 0 0,数据由,B A,0 1 1 0 0 0 0 0,数据由,A B,0 1 0 0 1 0 0 0,数据由,A C,0 1 0 0 0 0 1 0,数据由,A D,0 0 1 0 0 0 0 1,数据由,D B,1 0 0 0 0 1

12、0 0,数据由,C A,?,控制字将由控制器发出并送到各个寄存器上去。,图,2.28,第,2,章,微机的基本组成电路,2.6,存储器,(Memory),(1),基本概念：,?,存储器是计算机中用于存储,程序,和,数据,的装置。,?,存储器由许多,存储单元,组成，每个存储单元所存储,的内容称为一个,字,(word),，一个字由若干,位,(bit),构成，,8,个,bit,称为一个,字节,(byte),。为了能够准确地访问到,所需要的存储单元，必须为每个存储单元分配一个,地,址,(address,相当于门牌号码,),。地址是二进制代码，,n,位地址码可以表示,2,n,个地址,，即,n,根地址线可以

13、译出,2,n,个地址号。,?,m,个存储单元、每个存储单元,n,位的存储器通常表示,为,m,n,的存储器。例如：,16,8,存储器表示有,16,个存,储单元，每个存储单元,8,位，它有,4,条地址线，,8,条数,据线。,2.6,存储器,第,(Memory),2,章,(2),存储器的结构,:,单个寄存器接到总线示,意图,:,微机的基本组成电路,2.6,存储器,(Memory),第,2,章,微机的基本组成电路,(2),存储器的结构,:,寄存器组接到总线示意图。问题：控制线太多，如何改进？,2.6,存储器,(Memory),第,2,章,微机的基本组成电路,(2),存储器的结构,:,改进,1,：将,L

14、,E,改为,W/R,和,CS,，改进,2,：采用译码器，,在任一时刻只选中一个寄存器。,2.6,存储器,(Memory),第,2,章,微机的基本组成电路,(2),存储器的结构,:,问题：译码器的输出线太多，怎么办？,改进,3,：采用行列译码，使用存储矩阵！,这样，行线、列线数目明显减少，在交叉点处放置存储单元。,第,2,章,微机的基本组成电路,2.6,存储器,(Memory),(2),存储器的结构,:,存储器的外框图：,第,2,章,微机的基本组成电路,2.6,存储器,(Memory),(3),存储器的分类,:,半,导,体,存,储,器,(Simiconductor,Memory),只读存储器,R

15、OM,掩膜,ROM,（,Read Only Memory),可编程,ROM(,一次性,),光擦可编程,EPROM,电擦可编程,EEPROM,双极型,RAM,随机存取存储器,RAM,(Random Access Memory),静态,(Static),MOS,型,RAM,动态,(Dynamic),图,2.31,图,2.32,【例,2.1,】程序计数器,PC,，存储地址寄存器,MAR,和,ROM,通过总线的联系如图,2.33,所示。,图,2.33,设控制字依次是：,(1) C,P,E,P,L,M,E,R,=0110,(2) C,P,E,P,L,M,E,R,=0001,(3) C,P,E,P,L,M

16、,E,R,=1000,问：它们之间的信息是如何流通的,?,解：开机时，先令,CLR=1,，则,PC=0000,(1),第,1,个控制字是：,C,P,E,P,L,M,E,R,=0110,即,E,P,=1,，,PC,准备放出数据；,L,M,=1,，,MAR,准备装入数据。,在,CLK,正前沿到达时，,CLK=1,，,MAR=PC=0000,，,PC,的,数据装入,MAR,，同时,MAR,立即指向,ROM,的第一地址，即,选中了,ROM,中的,R,0,存储单元。,(2),第,2,个控制字是：,C,P,E,P,L,M,E,R,=0001,即,E,R,=1,，令,ROM,放出数据。,也就是说，当,E,R

17、,为高电位，,R,0,中的,8,位数据就被送入,到,W,总线上去。这样的动作，不需等待时钟脉冲的同,步讯号，因而称为异步动作。,(3),第,3,个控制字是：,C,P,E,P,L,M,E,R,=1000,即,C,P,=1,，这是命令,PC,加,1,，所以,PC=0001,。,这是在取数周期完了时，要求,PC,进一步，以便为下,一条指令准备条件。,图,2.34 RAM,的符号,A,地址线；,D,IN,要写入的数据；,D,OUT,要读出的数据；,M,E,选通此,RAM,的,E,门。,W,E,及,M,E,的电位与,RAM,的操作和输出端的联系，也列,于图,2.34,的表中。当,M,E,=0,时，此,R

18、AM,未选中，故,W,E,是什么,(0,或,1),都不能影响,RAM,的动作，并且其输出端,是悬浮,(,高阻,),的。,只有在,M,E,=1,时，此,RAM,才被选中，才能再进一步去,确定其是读出还是写入。从图,2.34,中的表可见。,W,E,=0,时，为数据读出；,W,E,=1,时，为数据写入。,存储器数据寄存器,(,memory data register,，,MDR),也是,一个可控缓冲寄存器。它的作用是将要写入,RAM,中,去的数据暂存寄,MDR,中，以等待控制器发出,WE=1,的,命令到来时，才能写入,RAM,中去。,MDR,和,MAR,以及,RAM,的联系如图,2.35,所示。,因

19、为此,RAM,有,256,个存储单元，即有,256,个地址号。,所以,MAR,必是,8,位的寄存器，才能给,8,条地址线送出,256,个地址码。,因为,RAM,是,12,位的，所以,MDR,也必是,12,位的，才能,送出,12,条数据线到,RAM,去。,图,2.35 MAR,，,MDR,与,RAM,的联系,【例,2.2,】一个微型计算机的一部分如图,2.36,所示，其工作程序分析,如图。,这一部分系统图是用来分析将数据,I,0,装入到,RAM,中去的过程的。设,要写入到,RAM,中去的数据为：,I,0,=1100,0001,1001(,共,12,位,),这部分的控制字为：,CON=C,P,E,

20、P,L,M,W,E,M,E,L,D,L,I,E,I,(,共,8,位,),已设计好的控制字的次序如下：,CON,1,=0110,0000(60,16,),CON,2,=0000,0010(02,16,),CON,3,=0000,0101(05,16,),CON,4,=0001,1000(18,16,),CON,5,=1000,0000(80,16,),图,2.36,问：经过,CLR=1,之后，机器的动作顺序和现象如何,?,解,(1),在,CON1,时,E,P,=1,L,M,=1,就是要将,PC,的内容装到,MAR,中去，由于,CLR,已经接,受过高电位，,PC,已被清零，,PC=0000,0000,所以当,CLK,的前沿一到时：,MAR=PC=