数字电路实验报告四

1、实验三 译码器和数据选择器 姓名： 学号：专业： 一、实验目的1、熟悉并掌握RS、D、JK触发器的构成，工作原理和功能测试方法。2、学会正确使用触发器集成芯片。3、了解不同逻辑功能触发器FF相互转换的方法。二、实验仪器及器材74LS00 二输入端四“与非”门 1片74LS74 双D触发器 1片74LS112 双JK触发器 1片三、实验内容1、基本RS触发器（RSFF）功能测试两个TTL与非门首尾相接构成的基本RSFF的电路图如图4.1所示。（1）、按下面的顺序在d、d端加信号：d=0 d=1d=0 d=1d=0 d=1d=0 d=1观察并记录FF的Q、端的状态，将结果填入表3.1中，并说明在上

2、述各种状态下，FF执行的是什么功能？表4.1ddQd逻辑功能0110置1（置位）1110保持（记忆）1001置0（复位、清零）1101保持（记忆）（2）、d端接低电平，d端加脉冲。（3）、d端接高电平，d端加脉冲。（4）、连接d、d，并加脉冲。记录并观察（2）、（3）、（4）三种情况下，Q、端的状态。从中你能否总结出基本RSFF的Q或端的状态改变和输入d、d的关系。所得的实验结果如下：（2）（3）（4）dQdQd dQ001001001（5）当d、d都接低电平时，观察Q、端的状态。当d、d同时由低电平跳为高电平时，注意观察Q、端的状态，重复35次看Q、端的状态是否相同，以正确理解“不定”状态的

3、含义。 重复多次后Q、端的状态不相同2、维持阻塞型DFF功能测试 双D型正边沿维持阻塞型触发器74LS74的逻辑符号如图4.2所示。图中d、d端为异步置1端、置0端（或称异步置位、复位端）。CP为时钟脉冲端。试按下面的步骤做实验：（1）、分别在d、d端加低电平，观察并记录Q、端的状态。（2）、令d、d端为高电平，D端分别加高、低电平，用单脉冲作为CP，观察并记录当CP为L、H、时，Q端状态的变化。（3）、当d=d=H、CP=0（或CP=1），改变D端信号，观察Q端信号，观察Q端的状态是否变化？ 整理上述的实验数据，将结果填入表4.2中。（4）、令d=d=H，将D和端相连，CP加连续脉冲，在图4

4、.3中记录Q相对于CP的波形。 表4.2d dCPDQnQn+10 101111 000101 1000101 110111CP1011100000001111QQQQD-FF输出JK-FF输出D-T|输出JK-T输出 图4.3：D-FF及JK-FF、D-T|、 J K-T|的Q、相对的波形3、负边沿JK触发器功能测试双JK边沿触发器74LS112的逻辑符号如图4.4所示。（1）、自拟实验步骤，测试其功能，并将结果填入编4.3中。实验步骤：将74LS112双JK触发器的1J、1K、1d、1d接入不同电平开关，1CP接脉冲信号，1和1Q接电平显示。按表4.3输入信号，并将并将结果填入编4.3中。

5、（2）、若令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q-CP波形，并记录在图4.3中。JK-FF这个Q-CP波形和D-FF的D和端相连时观察到的Q端的波形相比较（即第2中的第（4）不实验结果），有何异同？同：输出的频率相同，输出信号都是在脉冲信号边沿改变。异：D触发器时在上升沿改变输出状态，JK触发器时在下降沿改变输出状态。表4.3ddCPJJQnQn+1011100110000111101011101111101104、触发器功能转换（1）、将D-FF和JK-FF转换成T/触发器，列出表达式，画出实验电路图。T/触发器状态方程：Qn+1 = n D触发器状态方程：Qn+1 = D J

6、K触发器状态方程：Qn+1 =Jn + Qn 所以DT/：令D = Qn JKT/：令J = 1，K = 1实验原理电路图：其中DT/用74LS74（双D触发器）JKT/用74LS112（双JK触发器）ddDCPQCPddQJK11DT/JKT/74LS74（双D触发器和74LS112（双JK触发器）对应的引脚如下：实验步骤：根据实验原理电路图接线根据下面表格输入数据，记录输出显示d dCPQnQn+11 10110ddCPJJQnQn+111110110（2）、接入连续脉冲，观察各触发器CP及Q端波形图，比较两者关系。 波形图如图4.3所示，可以看出两者都满足了T/触发器状态方程：Qn+1

7、= n 但是D触发器时在CP上升沿改变输出状态，JK触发器时在CP下降沿改变输出状态。五、实验总结 基本RS触发器特点：由两个与非门交叉耦合构成，具有记忆功能；d=1，d=0时，无论触发器原来处于什么状态，其次态一定为0（清0）。d=0，d=1时，无论触发器原来处于什么状态，其次态一定为1（置1）。d=1，d=1时，无论触发器原来处于什么状态，其状态不变（保持记忆）。d=0，d=时，触发器次态不定。 维持阻塞型D触发器特点：当d=1，d=0时，无论触发器原来处于什么状态，其次态一定为0（清0）。d=0，d=1时，无论触发器原来处于什么状态，其次态一定为1（置1）。d=0，d=时，触发器次态不定。d=1，d=1时，在时钟作用下，其次态Qn+1始终和D输入一致。 负边沿JK触发器特点：当d=1，d=0时，无论触发器原来处于什么状态，其次态一定为0（清0）。d=0，d=1时，无论触发器原来处于什么状态，其次态一定为1（置1）。当d=1，d=1，J=0，K=1时，无论触发器原来处于什么状态，其次态一定为0（清0）；当d=1，d=1，J=1，K=0时，无论触发器原来处于什么状态，其次态一定为1（置1）。当d=1，d=1，J=