基于希尔伯特变换的轴系扭振测量技术研究

摘要本文分析了国内外扭振检测技术的发展和现状，介绍了一种用软件实现扭振检测的方法，该方法是基于希尔伯特变换解调原理。该检测模块设计是以DSP处理器为核心，首先通过FPGA控制A/D采集输入的调制信号，然后将其经过FIR带通滤波器处理后储存在FPGA芯片中的双口RAM中，再由DSP提取处理，用希尔伯特变换算法对信号进行频率解调，最后由DSP的USB接口输出解调后的数据，从而能准确分离出扭振信号。论文首先介绍了基于希尔伯特变换实现扭振检测的原理及技术，其次介绍了调制模块的硬件架构和软件平台的构建，然后介绍了该模块的硬件电路的设计，包括DSP外设及配置，FPGA实现FIR滤波器及双口RAM的设计，A/D转换接口电路等；最后文章重点介绍了在DSP中实现希尔伯特变换频率解调的软件设计。本文的研究结果具有较大的工程实际意义，对于轴系的扭振检测具有一定的参考价值。关键词DSP，FPGA，希尔伯特变换，相位解调，扭振检测ABSTRACTTHEDEVELOPMENTANDCURRENTSITUATIONOFDOMESTICANDFOREIGNTORSIONALVIBRATIONTESTINGTECHNOLOGYAREANALYZEDINTHISTHESISWEINTRODUCEASOFTWAREMETHODWHICHCANDETECTTORSIONALVIBRATION,BASEDONHILBERTTRANSFORMATIONDEMODULATIONTHEDESIGNISBASEDONDSPPROCESSOR,ATFIRSTTHEA/DPICKSUPTHESIGNALSCONTROLLEDBYFPGATHESIGNALSAREPROCESSEDTHROUGHTHEFILTERANDSTOREDINTHEDUALPORTRAMOFTHEFPGACHIPANDTHENTHESIGNALSAREPROCESSEDBYTHEMETHODOFFREQUENCYDEMODULATIONOFHILBERTTRANSFORMATLAST,THEOUTPUTSARESENDEDTOCOMPUTER,ANDTHENWECANACCURATELYISOLATETHEFREQUENCYFROMTORSIONALVIBRATIONSIGNALSFIRSTLY,THETHEORYANDTECHNOLOGYOFTHEHILBERTTRANSFORMATIONBASEDDETECTIONOFTORSINALVIBRATIONAREINTRODUCEDSECONDLY,THEHARDWAREDESIGNANDTHESETUPOFSOFTWAREPLATFORMAREPUTFORWARDANDDISCUSSED,ANDTHEDESIGNOFTHEHARDWAREISALSOINTRODUCED，INCLUDINGTHECONNECTIONOFDSPANDTHEDUALPORTRAM,A/D,THEEXTERNALINTERFACEANDCONFIGURATIONOFDSPANDFPGAFINALLY,THESOFTWAREOFTHISSYSTEMAREINTRODUCEDWHICHARETHECOREPARTOFTHISTHESISINCLUDINGTHEFREQUENCYDEMODULATIONOFHILBERTTRANSFORMATIONAREIMPLEMENTEDBYDSP,THECONTROLOFDUALRAMVIAFPGATHERESULTOFTHISRESEARCHISPROVIDEDWITHGREATSIGNALITYOFPRACTICALENGINEERINGANDAVALUABLEREFERENCEFORDETECTINGOFTORSIONALVIBRATIONKEYWORDDSP，FPGA，THEHILBERTTRANSFORMATION，FREQUENCYDEMODULATION，TORSIONALVIBRATIONDETECTING目录摘要IABSTRACTII1绪论111课题背景112国内外轴系扭振检测的发展及现状113论文主要内容及结构安排32轴系扭振检测的设计方案421扭振信号的产生原理422设计方案623本章小结73希尔伯特变换及解调原理831希尔伯特变换的定义和性质832希尔伯特变换的实现方法833希尔伯特变换解调原理1034本章小结114解调模块的硬件设计1241A/D转换接口电路设计12411FPGA的介绍及芯片选择12412A/D芯片介绍13413A/D转换接口电路设计1642FPGA的外围配置电路设计18421FPGA的时钟及电源电路18422FPGA的加载电路1943DSP介绍及芯片选择20431DSP的配置及应用电路22432DSP的EMIF模块2544双口RAM的硬件实现2945本章小节315FPGA的逻辑设计及解调模块的软件设计3251FPGA的逻辑设计32511FIR带通滤波器的设计33512双口RAM的设计3652软件实现希尔伯特变换解调38521CCS的介绍38522DSPLIB库函数的介绍41523利用希尔伯特变换实现软件解调4253本章小节446仿真结果4561系统仿真环境4562双口RAM的仿真测试4663希尔伯特变换频率解调的仿真47631MATLAB仿真47632CCS软件仿真5164本章小结537总结与展望5471总结5472展望54致谢55参考文献561绪论11课题背景据调查，在很多大型低速回转机械的故障中，最主要形式之一是主传动轴的损坏，它破坏性非常大，而扭转振动又是引起主轴损坏的主要因素之一。扭转振动它有着非常复杂的机电表现形式，它们的频繁发生，严重地危害了轴的安全，并且大大缩短了轴系的很多零部件的寿命，从而危及整个生产过程。所以在很多电机转动过程中都需要对轴承进行实时监测，在大型设备运转的状态监测下，可对转动零件的扭振进行实时测量，根据机器运行情况设定一个正常时的标准参考量，当扭振信号相对于这个量出现异常时，系统将报警，提醒现场操作人员注意。许多回转机械的故障信息都能反映在扭振信号中，对扭振信号进行分析及处理就能判断故障发生的部位和严重程度，操作人员及时的对故障进行排除，可以防止事故发生还能延长轴承的使用寿命等。目前很多发电机设备中都有轴系，然而轴系的运转关系到设备的寿命及工作安全，所以对轴系的监测起着关键的作用。因此，本课题以此为背景，通过对轴系扭振的检测，连续地观察轴系在各种运动状态下的动态特征，及时处理由于振动造成的故障，对旋转机械故障监测与诊断具有非常重要的意义。12国内外轴系扭振检测的发展及现状很早以前人们对滚动轴承的故障检测只能通过听觉来加以判断，虽然熟练的技术员工能通过经验察觉到轴承发生的偏移与损伤部位，但这样很受主观因素的影响，所以需要不断的寻找新检测方法。到1916年德国人发明了最早的扭振测量仪机械式扭振仪。但是这种测试仪从安装、校正、使用再到数据收集和处理都非常困难，而且仪器的功能差，精度低，易磨损。这类方法是接触检测法，就是把传感器装在转轴上，通过传感器直接感知轴的扭振，这种方法在信号传递上有一定的困难。到1967年后，美国等工业国家开始了对发电机组轴系扭振进行理论和实验研究。对机组扭振固有频率及振型的理论计算和实际测试，继而分析轴系的疲劳寿命及损耗，从而开发了一系列的扭振监测和扭振受力分析系统，但这些系统非常庞大且设备非常复杂，在工业中应用也很不方便。二十世纪七十年代后，国内外相继开发出了一批电子扭振仪器，国外有如美国本特利公司生产的TVSC型，亚特兰大科仪公司的2524、2538、SD25380型，英国AEDL公司生产的TV型，日本公司生产的DP840型，国内的有上海生产的成套DTV88型、东南大学研制出的NZT型等11。目前测量方法主要分为两大类接触法和非接触法。接触法是将传感器安装在转子上利用传感器直接感受转子的扭转信号，再通过无线电发送方式传到接收端，经过分析获得扭转振动的特征。非接触法一般是借助安装在轴上的码盘，由光电式非接触传感器感受扭振引起的不均匀脉冲信号，通过处理后达到测量扭振。非接触法是目前使用最多的方法。轴系扭振检测的方法有以下几种。1振动测试法在转轴上安装均匀分布的黑白反光带、齿轮或码盘，通过光电传感器或磁电传感器输出的每转N个脉冲信号来检测扭振。当系统无扭振发生时，这些脉冲间隔是均匀的，反之如果检测出不均匀的脉冲则表示轴系出现扭振故障。它的主要工作原理是利用轴系的元件工作表面出现压痕、疲劳剥落或局部腐蚀时，轴系就会出现偏转，从而就会出现非周期性的脉冲信号。这种信号可由安装在轴承座上的传感器来接收，然后传到外部设备上观察。这样通过对振动信号的分析就可以实现对滚动轴承运行状态的监测与诊断。2冲击脉冲法这种方法被公认为对诊断滚动轴承局部损伤故障工程实用性最强的。它工作原理是当滚动轴承运转时，滚动体如果接触到内外道面的缺陷区，就会产生低频冲击作用，所产生的冲击脉冲信号会激起SPM传感器的共振，共振波形一般为20KHZ60KHZ，这里面包含了低频冲击和随机干扰的幅值调制波，经过窄带滤波器和脉冲形成电路后，得到包含有高频和低频的脉冲序列。冲击脉冲方法根据这引起的反映冲击力大小的脉冲序列来判断轴承状态。但这种方法也有不足之处，它的固定中心频率和带宽的方法都有局限性，因为轴系的局部损伤故障所激起的结构共振频率并不是一直是这样的。3调制解调分析法当轴承的振动信号频谱的高频处出现调制边频带，这时用一般的谱分析方法就很难对故障的程度作出分析，而用解制解调分析即可求出调制信号，还可以顺利找到故障源。因而在故障诊断中，解调分析技术相比其实检测技术有着更高的优越性，实现的方法更简单，更准确。其中解调的方法有很多种，从八十年代起就有人将电学中的解调分析方法引用到机械设备故障诊断中，到1982年RNADALLRB提出了用高通绝对值分析解调方法，以解决齿轮调制性故障的诊断问题；1986年MOAFDDENPD开始采用了希尔伯特变换法解决一些复杂的齿轮和滚动轴承的故障诊断问题，其中希尔伯特变换主要用于信号的解调，包括幅值解调和相位、频率解调。后来CHNEYANGBO和FENGQING又介绍了基于经验模态分解的希尔伯特变换，是先把一列时间序列数据通过经验模态分解，然后经过希尔伯特变换获得频谱的信号处理新方法。再后来张建勋等人将希尔伯特变换原理应用于扭转振动分析，能够准确分离出扭振及瞬时震荡的全过程1115。在本设计中就是使用软件解调的方法进行扭振的检测，在调制过程中轴系的扭转振动可以看作扭振信号对编码脉冲信号的频率调制，对此信号进行解调就可分离出扭转振动信号。使用希尔伯特变换将实编码信号变成复信号，从而分解出该复信号的频率分量，就能得到扭转振动的角位移及角速度，因此能直观地看到整个扭转振动的过程，这种方法也利于推广。13论文主要内容及结构安排针对基于希尔伯特变换实现轴承的扭振检测技术进行分析，本文将着重研究以下内容1轴系扭振检测技术方案的选择；2扭振信号产生的原理以及用希尔伯特变换进行解调的方法；3用FPGA控制A/D实现信号的采集、FIR滤波器及双口RAM的设计；4用DSP实现希尔伯特变换频率解调；5对解调模块的软硬件进行仿真测试。全文的内容安排如下第1章综合概述了课题背景及国内外扭振检测研究的现状；第2章阐述了扭振检测方案的设计；第3章介绍了希尔伯特变换及频率解调原理；第4章介绍了频率解调模块的硬件设计；第5章介绍了FIR滤波器、双口RAM等功能单元的FPGA实现及DSP的软件实现；第6章对解调模块的主要部分进行仿真测试；第7章对本文的工作进行总结，并提出对今后工作的展望。2轴系扭振检测的设计方案根据整个轴系扭振检测装置的要求，输入信号是调频形式的方波，低电平1V，高电平7V，调频波的载波为6KHZ，扭振信号的频率为小于50HZ，也会同时存在四十几，三十几，二十几赫兹等几种不同的调制波。模块的主要功能是实现扭振信号的解调，如果在某一时刻只有40HZ，那解调出来的就是40HZ，如果在某一时刻同时存在40HZ，30HZ，那么解调出来后就是40HZ和30HZ的混合波形，最后将数据通过DSP的USB接口输出。在解调模块的设计中，首先要确定扭振信号的解调方法，在绪论部分已经介绍了目前所常用的几种解调方法，有接触法和非接触法，目前非接触的方法比较多，在本设计方案中采用希尔伯特变换进行频率解调的方法，这种解调方法具有成本低，精度高，便于观察及分析等特点。21扭振信号的产生原理发动机的轴系由高、中压转子，低压转子，发电机转子，励磁机转子等组成，在它的边缘安装有一个扭振传感装置，采用的是高精度增量型光电编码器，它主要由光源、码盘、光敏元件及放大、整形、数字滤波电路等组成。它的输出信号都是连续的脉冲序列，相邻脉冲之间的时间间隔就等同于被测轴转过一个角度增量的时间。发动机及编码器安装示意图如图211所示。图211发动机及编码器安装示意图由于发电机的轴系一般由若干个质量块组成，在轴等速旋转不发生扭振时，编码器输出的脉冲信号是均匀的；但由于长期的运转，有的质量块可能会引起脱落或损耗，这时轴系就会发生扭振，相应的脉冲信号就发生疏密变化，即这个基频分量被调制。由传感器测取的信号是脉冲频率调制信号，其中编码器每转所发出的脉冲信号是载波信号，扭振信号是调制信号。因此轴系的扭转振动可以看作是扭振信号对编码脉冲信号的调制。在轴系中，当轴均匀转动时，不发生扭振，编码器输出的矩形脉冲信号是均匀的，那么它的傅里叶级数表达式为（21）0COSNNFTNT其中，为谐波幅值，N为每转脉冲数，N为谐波阶数，为轴的回转频率，为NCN0轴的回转频率；由式（21）可以看出方波是由它的各次谐波相叠加而成，观察其频谱图如211所示。通过频谱可以看出基波频率为。1图212矩形脉冲方波的频谱图当轴发生扭转振动时，扭振信号对脉冲信号进行调制，编码脉冲起载波作FT用，扭振角位移起调相作用，其中为调制信号的频率，A为调制COSTUTATT信号的幅值，编码信号的相位将被调制，这时被调制的编码信号为（22）0CSUNNFTNTUT该信号的频谱不仅是有脉冲基频及高次谐波，而且在每一谱线的两侧出现了调制边谱带，如图213所示。213已调相编码信号的频谱图对某一谐波分量用其边频带进行带通滤波，当0时，载波的某一谐波分量就0为，此时调频信号的瞬时角频率为0COSNFTNT00FNTNNKUT（23）COSCOSFTMNTKATT其中为比例常数，为相对于载频的最大角频偏。这时调频信号的瞬时相位为FKMN（24）00ITMNTDT其中为调频指数；得到的调频信号就为MNT10COSSINMFMTUTNTT（25）10COKTTJNKT在式中，为K阶第一类贝塞尔函数8。KJMNT由此可以看出，基波的调频信号是由载波和无数的边频组成。00TTK这种情况是最简单的，在实际工程当中脉冲频率调制信号的频谱要更加复杂一些，所以得到此信号还需要经过频率解调以后才能得到扭振信号。频率解调的方法有频率电压转换电路直接鉴频法、共振解调法、正交鉴频法等。因为扭振幅度都比较小，调频波的频偏较小，前面几种方法进行解调的效果并不是很好，所以在本系统中选用希尔伯特变换方法进行频率解调。22设计方案由于模块是用软件方法进行频率解调，在希尔伯特变换算法中，需要对信号数据做FFT运算，这需要对数据的处理速度非常快，因此在本模块采用FPGA与DSP的结构，其中FPGA主要负责控制A/D信号采集与数据缓冲，DSP主要是进行数据处理，进行希尔伯特变换和频率解调，由于希尔伯特变换只能处理窄带信号，所以在信号采集后存入双口RAM前要经过FIR带通滤波器处理，然后由DSP提取双口RAM中的信号进行数据的处理，最后通过DSP的USB接口将处理好的数据传至主控计算机。模块的结构框图如图221所示。编码器输出的脉冲信号A/DFIR带通滤波器双口RAMFPGADSP处理器数据输出整形电路扭振信号图221解调模块结构框图编码器输出的是低电平1V、高电平7V的脉冲信号，所以需要对信号调理整形使其与A/D相匹配，A/D转换芯片选用的是AD公司生产的AD7492。FPGA主要功能是控制信号采集，为A/D配置时钟控制时序，缓存数据及FIR滤波器的实现，在此模块设计中选用的是CYCLONEII系列的EP2C5Q208。在选择微处理器DSP时，在市场上很多的DSP芯片，从性能及功耗方面综合考虑，选择目前功耗低的TI5000系列的芯片TMS320VC5509。23本章小结本章主要介绍了整个轴系扭振检测前端装置的结构和工作原理。根据解调模块的要求概述了该模块的开发设计方案，该方案的主要思想是采用基于DSPFPGA平台，用希尔伯特频率解频方法来实现扭振的检测。3希尔伯特变换及解调原理31希尔伯特变换的定义和性质希尔伯特变换THEHILBERTTRANSFORMATION是信号分析中的重要算法工具，希尔伯特变换的许多数学基础是德国数学家HILBERT提出来的，它是将一个一维时域函数转换为唯一对应的一个二维时域解析函数。在一定条件下，这个解析函数的模和相角就代表了原时间函数的包络特性及相位特性，即实现了对信号的幅值和相位解调。希尔伯特变换其实主要是快速傅里叶变换和逆傅里叶变换的过程，而傅里叶变换在信号分析及其工程应用中倍受关注，并取得了很大的成功。傅氏变换的主要特点是将信号从时域变换到频率域上，并且在频率域上有很明确的物理意义。同样希尔伯特变换也是将时域信号变换到相同域的实信号。从而实现了将一个一维时XTXT域函数转换为唯一对应的一个二维时域解析函数。实信号的希尔伯特变换定义为XTT（31）10NKKHZHZ可以看成是通过一个滤波器的输出，该滤波器的单位冲激响应，XTXT1HT如图311所示。图311希尔伯特变换器希尔伯特变换的性质如下1信号通过希尔伯特变换器后，信号频谱的幅度不发生变化；因为希尔伯XT特变换器是全通滤波器，引起频谱变化的只是其相位；2与是正交的；T3若，的希尔伯特变换是，则有X1T2XTXT1T2XT；12T4能量守恒，即39。2TDXT32希尔伯特变换的实现方法实现希尔伯特变换一般有两种方法，第一种是时域方法，另一种是频域方法。通过时域方法求的希尔伯特变换是通过与的卷积，计算方法如式（31）XTXT1所示。因为有的傅里叶变换为1T（32）HJJSIGN其中，所以利用卷积定理的傅里叶变换为,01SIGNXT（33）XJJJJSIXJ也就是说希尔伯特变换器是幅频特性为1的全通滤波器。通过希尔伯特变XT换器后，在频域作相移，在正频内延迟，在负频内超前，其幅频、相频XT22特性如图321所示。图321希尔伯特变换器的频率响应因此，计算信号怕希尔伯特变换，一般不直接用这种如式（31）这种直接方法，而是采用对应的频域移相法较为方便。其具体的实现方法过程如图322所示。图322在频域内通过移相实现希尔伯特变换因此，我们可以得到实现希尔伯特变换的具体步骤L先对作FFT得；XTXJ2然后对移相得；J3最后对作IFFT变换得。XT定义一个解析信号，对它两边做傅里叶变换得到ZTTJZJX34HJ由于，所以,0JHJ352,00XJZJ这样由希尔伯特变换构成的解析信号就只含有正频率成分且是原信号正频率分量的2倍11。33希尔伯特变换解调原理希尔伯特变换的一个主要应用就是用于信号的解调，包括幅值解调和相位或频率解调。对一个实因果信号，它的傅里叶变换的实部和虚部，幅频响应及相频XT响应之间存在着希尔伯特变换关系。利用希尔伯特变换，我们可以得到相应的解析信号，使其仅含正频率成分，从而可降低信号的抽样率。因此我们可以将希尔伯特变换作为一种软件方法应用到轴承扭振检测中。希尔伯特变换的一个最主要的应用就是进行带通信号的解调。用希尔伯特变换把一个实信号表示成复信号即解析信号，不仅使理论讨论很方便，更重要的是可以由此研究实信号的包络，瞬时相位和瞬时频率。设窄带信号为XT360COS2XTAFT其中为截波频率。因此构成解析信号0F00CSSIN2ZTJTFTJATFT372JTATE当0时，为调幅信号，而TXT02JFTZ38TXT给出了调幅信号的包络即调制信号的信息。在这种情况下，希尔伯特变换可用于幅值解调。当为调相信号时，具有下列形式XTZT3902|JFTE的瞬时相位为ZT3100ARCTNXTFTT相位调制信号为31102TFT根据相位调制与频率调制的关系得，实信号的频率调制信号为X31202DTTFTFD由此得到了调相信号的相位和频率调制信息。在这种情况下希尔伯特变换XT适用于相位解调和频率解调，由此可以看出，当为调相信号时，通过频率或相XT位调制，用希尔伯特变换就很容易解调出的相位和频率调制信息1118。T综上所述，当信号为窄带信号时，利用希尔伯特变换，可求出信号的幅值解调，相位解调和频率解调，所以在信号进行希尔伯特变换前，需要进行带通滤波预处理。34本章小结本章主要介绍希尔伯特变换的定义及和性质，重点介绍了希尔伯特变换实现方法及如何用希尔伯特变换来实现频率解调。4解调模块的硬件设计在解调模块硬件设计中，主要采用FPGA与DSP相结合的思想，FPGA主要功能是控制信号的采集、数据的缓冲和FIR带通滤波器，DSP的功能是实现数据的处理。解调模块的硬件结构如图411所示。A/DAD7492FPGAEP2C5Q208DSPTMS320VC5509SDRAMHY57V641620FLASHAT49LV1024输入信号输出数据图411解调模块的硬件结构41A/D转换接口电路设计在解调模块的硬件设计中，采用FPGA实现A/D转换器的逻辑控制。411FPGA的介绍及芯片选择FPGA（FIELDPROGRAMMABLEGATEARRAY）即现场可编程门阵列，它是从GAL、PAL、CPLD等可编程器件的基础上进一步发展出来的。FPGA采用了逻辑单元阵列（LCA），FPGA内部包括输出输入模块IOB、可配置逻辑模块CLB和内部连线三个部分。FPGA的集成规模比较大，非常适用于时序、组合等各种逻辑电路的应用，兼有高集成度、高速、高可靠性和串并行工作方式等特点，并且其时钟延迟可达NS级；除此之外，它在芯片的设计中可以减少芯片的数量，缩小了系统体积，降低了能源消耗，提高了系统的性能指标和可靠性。因此使用FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。一般的FPGA都具有以下基本特点（1）采用FPGA设计专用集成电路ASIC，用户不需要投片生产，就能得到合用的芯片；（2）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容；（3）FPGA可做其它全定制或半定制ASIC电路的中试样片；（4）FPGA是ASIC电路设计周期最短、开发费用最低、风险最小的器件之一；（5）FPGA内部有丰富的触发器和IO引脚；（6）FPGA能够反复使用。在加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA内部逻辑关系消失。这样同一片FPGA，不同的编程数据，可以产生不同的电路功能3132。因此，FPGA的使用非常灵活，是小批量系统提高系统集成度、可靠性的最佳选择之一。经过十几年的发展，许多公司都开发出了多种类型的可编程逻辑器件。大多数的FPGA都有内嵌的块RAM，FPGA内嵌的块RAM一般可以灵活配置为单端口RAM双端口RAM、伪双端口RAM、CAM、FIFO等常用存储结构。目前市场上比较典型的芯片一般是ALTERA公司和XILINX公司生产的。本课题中选用的是由ALTERA公司生产的FPGA，其型号为CYCLONEII系列的EP2C5Q208C8。EP2C5Q208提供的硬件资源包括如下（1）4608个可编程逻辑单元；（2）26个M4KRAM块，可以配置成真正双端口模式，有25616位，12816位，12832位等双口模式；（3）2个PLL；最多用户管脚数为142个，这些管脚可配置成58对差分通道；（4）每个嵌入式硬件乘法器可配置成两个9位9位的乘法器，共有13个18位18位的，乘法器的最高工作频率可达250MHZ。FPGA内部嵌入的这些可编程RAM模块，大大地拓展了FPGA的应用范围和使用灵活性。在本文中实现的过程中，块RAM是设计不可或缺的资源，内部RAM的使用节省了片外器件，从而节省了系统成本。412A/D芯片介绍对于数据采集系统来说，设计合理的结构仅仅是采样速率实现的关键，而系统的速度性能要靠功能元件实现，因此只有正确选择部件，才能保证系统的速度性能指标。综合考虑系统对性能指标的要求，最终选用AD公司生产的AD7492模数转换芯片。AD7492是AD公司推出的12位高速低功耗的AD转换器,它的工作电压是27V525V，其数据通过率可高达1MSPS。在5V的工作电压下，速度为1MSPS时，平均电流仅为172MA，在5V供电和500KSPS数据通过率下的消耗电流为124MA。它还具有可变电压和数据通过率管理功能，转换时间由内部时钟决定，有两种工作模式，休眠模式和部分休眠模式，休眠模式在低数据通过率时实现低功耗。AD7492输入的电压范围峰峰值为025V。当输入信号为500KHZ，抽样频率为1MSPS时，SNR可以70DB，SFDR可为83DB；它还具有很宽的工作温度范围，可以在40C到85C的温度范围内正常工作。其最大的特点就是体积小，功耗低，精度高。AD7492的引脚排列如412所示。图412AD7492引脚排列图图413AD7492的功能方框图AD7492各引脚的对应功能如表411所示。表411AD9244的引脚对应功能表CONVST开始转换输入信号端。在的下降沿处从跟踪状态转换为保CONVST持状态,同时启动转换过程。转换建立时间可短至10NS。如在转换持续期间处于低电平，且在转换结束时仍保持低电ST平，器件将自动进入休眠状态。休眠状态的模式是由PS/引脚决定。FS当的下一个上升沿到来时，器件将被唤醒。唤醒时间由睡V眠模式决定VDRIVE输出驱动电路和数字输入电路的供电电源为27V525V。此电源电压决定数据输出引脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3V时，VDRIVE允许AVDD和DVDD在5V电压下工作使ADC的动态性能最优RD读信号输入端。通常连接到逻辑输入端，以读取转换结果。若数据总线总是处于工作状态，则在忙信号线变为低电平之前将新的转换结果送出去，在这种情况下和可通过硬件方式连至低电CSRDCS片选引脚。在和下降沿之后，系统把转换结果放在数据总线上。由于和连接在输入端的同一个与门上，因此信号是可以互换的SRPS/F休眠模式选择端。器件进入休眠状态时，此引脚决定休眠的类型。在部分休眠模式下，内部参考电路和振荡电路不断电,耗电大约200V。在全部休眠模式下，所有模拟电路均断电，此时器件的功耗可以忽略不计DB0DB11数据线011位。器件的并联数字输出。这是由和/RD控制的三态CS输出。它们的输出高电平电压是由VDRIVE引脚决定的BUSY忙信号输出端。此引脚的逻辑输出表明器件所处的状态。在下降沿之后，忙信号变为高电平并在转换期间保持高电平。CONVST当转换结束后转换结果存入输出寄存器，忙线为低电平。在忙信号下降沿之前，跟踪/保持放大器转为跟踪状态，忙信号变为低电平以开始跟踪图414AD9244的时序图413A/D转换接口电路设计由于解调模块的输入信号是低电平1V、高电平7V的调频形式方波，而AD7492的模拟输入范围为025V，所以需要对输入信号进行调理。调理电路如图415所示。415调理电路图416调理电路前后的波形图A/D转换接口电路如图417所示。图417AD9244的电路设计图本设计AD采样频率为200KHZ，工作模式选择部分休眠，PS端口接高电平，采样转换时钟由FPGA提供，同时采样量化的12位数据在时钟上升沿被并行送入FPGA，进行带通虑波虑除直流分量和高次谐波。42FPGA的外围配置电路设计FPGA要能够正常工作，其外部还需要加上工作电源以及时钟以及加载电路。421FPGA的时钟及电源电路在FPGA硬件电路设计中使用50MHZ的有源晶振，有源晶振的VCC端要经过电源滤波，不直接与VCC相连，典型的连接方法是使用一个电感和电容构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可，不需要复杂的配置电路。这样的有源晶振不需要处理器的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单。FPGA系统中需要提供5V，33V，12V三种电压的电源。5V电压是供给电路板，33V是给FPGA芯片提供电源电压，12V是FPGA芯片内部工作的核心电压。其中5V电源可以由信号处理板中的隔离电源统一提供。33V的电压可以用AS1117器件来提供。AS1117器件是一个低压差电压调节器，提供电流限制和热保护，它有5种电压输出方式，分别是18V、25V、285V、33V和5V。AS1117还有可调电压的版本，通过两个外部电阻就可实现125138V的输出电压，这样12V的电压由AS1117ADJ芯片提供，通过配置其外部的电阻得到。本课题中使用的FPGA为CYCLONEII系列的EP2C5Q208C8，内含有两个PLL。CYCLONEII中的每个PLL使用自己独立的电源和地管脚，而不是FPGA统一供电电源，这是因为CYCLONEII中的PLL电路包含有模拟器件，这些模拟器件使用独立的电源和地管脚来最小程度上减小由数字电路产生的噪声。PLL模拟电路的电源管脚称为PLL_VCC，在其输入脚要并列地放置两个10UF和001UF的滤波电容。具体的PLL电源管脚电路图421所示。图421FPGA的电源电路图422FPGA的加载电路加载也称为下载或配置，是对FPGA的内容进行编程的一个过程。FPGA器件有三类配置下载方式，一是主动配置方式（AS），二是被动配置方式（PS）和第三种也是最常用的JTAG配置方式。AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，它是由目标FPGA来主动输出控制和同步信号（包括配置时钟）给其专用的一种串行配置芯片（EPCS1，EPCS4等），在配置芯片收到命令后，就把配置数据发到FPGA，完成配置过程。被动配置方式（PS）由系统中的其他设备发起并控制配置过程，通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，FPGA在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程。JTAG接口是一个业界标准，主要用于芯片测试等功能，使用IEEESTD11491联合边界扫描接口引脚，支持JAMSTAPL标准，可以使用ALTERA下载电缆或主控器来完成。一般在做FPGA实验板如CYCLONE系列的时候，用ASJTAG方式，这样可以用JTAG方式调试，而最后程序已经调试无误了后，再用AS模式把程序烧到配置芯片里去，而且这样有一个明显的优点，就是在AS模式不能下载的时候，可以利用QUARTUS自带的工具生成，JTAG模式下可以利用的JIC文件来验证配置芯片是否已经损坏，所以在本系统中主要是选用了AS和JTAG两种下载的方式，即AS方式和JTAG方式，这2种配置方式可以共同使用，只需在板子上放置2套接线柱即可。AS串行配置芯片是一种非易失性的、基于FLASH存储器的器件，专门为ALTERA的STRATIXII、CYCLONE和CYCLONEII系列FPGA而设计，本系统选用EPCS1配置芯片。下载配置电路图如图422所示。图422FPGA下载配置电路图43DSP介绍及芯片选择数字信号处理器（DIGITALSIGNALPROCESSOR，简称DSP）是一种适合于实时数字信号处理运算的微处理器，其主要应用是实时快速实现各种数字信号处理算法。按照芯片的用途来分，DSP可分为通用型DSP芯片和专用型DSP芯片。通用型DSP芯片是用户可编程的，可以用来实现各种数字信号处理算法。而专用型DSP芯片已将算法固化在芯片中，完成特定的功能，如语音处理芯片、视频处理芯片等。此外，根据芯片工作的数据格式，DSP芯片可以分为定点DSP芯片和浮点DSP芯片两大类。定点格式工作的DSP芯片称为定点DSP芯片，如TI公司的TMS320C2000系列、TMS320C5000系列、TMS320C6000系列中的TMS320C62XX等。浮点DSP芯片数据以浮点格式工作，如TI公司的TMS320C3X/C4X，C6000系列中的TMS320C67XX等。目前，DSP市场中，TI德州仪器占有的市场份额最大，产品线也最全，相应的开发资料工具也很完备。所以在本系统中选用了TI公司生产的TMS320VC5509芯片，它是TI公司推出的一款低功耗高性能的16位定点数字信号处理器，基于TMS320C55XDSP内核，功耗达到了TMS320C54X的1/6。TMS320VC5509它的核电压为16V，I/O电压为33V。TMS320VC5509芯片的主要特点如下（1）芯片的工作频率为144MHZ。每个周期能执行一条或并行的两条指令，性能可达288MIPS每秒百万条指令；（2）有12组总线，分别是1条32BIT的读程序总线，5条16BIT的数据总线，6条24BIT的程序和数据地址总线，可使CPU在一个周期内完成1个32BIT程序代码的读、3个16BIT数据的读和2个16BIT数据的写；（3）包含两个MACMULTIPLYACCUMULATE单元，在单周期内可完成两个1717位的MAC运算；包含两个算术逻辑单元ALUARITHMETIC/LOGICUNIT，分别在AADDRESSUNIT单元和DDATAUNIT单元中；（4）片上集成了128K16BITRAM（32K16位双通道RAM（DARAM），96K16位单通道RAM（SARAM），32K16BITROM，最大可支持8M字的SDRAM扩展；外部存储器接口EMIF可以和异步SRAM、异步EPROM和同步SDRAM无缝连接；（5）设置了用户可控的低功率IDLE域，包括CPU、DMADIRECTMEMORYACCESS、外设、外部存储器接口、指令队列、以及时钟发生电路等。（6）片内外设1个WATCHDOG定时器，2个20BIT的定时器，6路DMA控制器，3路MCBSP，2个MMC/SDMULTIMEDIACARD/SECUREDIGITAL卡接口，全速USB接口支持BULK，中断和同步传输，通用输入输出接口（GPIO），INTERINTEGRATED2ICCIRCUIT接口，可编程的数字锁相环，10BIT的ADC，IEEESTD11491JTAG边界扫描逻辑等323。图431TMS320VC5509结构框图431DSP的配置及应用电路DSP5509芯片提供了两种复位方式外部复位引脚手动复位方式和看门狗定时器溢出复位方式。看门狗定时器通过对预定义的时钟周期数计数，提供一种从软件错误环境中自动恢复的机制。如果在计数器减为0之前，应用程序软件对看门狗定时器起作用，则看门狗定时器复位并重新开始计数。当应用程序遇到了不可恢复的情况如死循环，看门狗定时器减为0，则复位DSP，或者触发一个超时中断。这种看门狗定时器是在5509芯片内置的，只需在程序中给予相应的配置就行了。在本模块中设计了手动复位方式，它主要通过TMS320VC5509的复位引脚DSP_RST低电平进行复位。5509主频最高达144MHZ，本系统中采用16MHZ晶体为系统提供时钟，对其通过PLL锁相环进行9倍频产生CPU所需的144MHZ主时钟对主频进行2分频得到72MHZ时钟从CLKOUT引脚输出给CPLD作为CPLD工作主时钟。另外，5509中RTC为运行于5509之上的应用程序提供了一个时间基准，可表示当前的日期和时间，它所采用的外部振荡晶体为32768MHZ。其电路图如图432所示。图432DSP的复位电路及晶振电路图TMS320C5509采用低电压设计，这样可以大大地节约系统的功耗，该芯片的电源分为两种，即内核电源（CVDD）与I/O电源（DVDD），其中I/O电源采用33V的工作电压，而内核电源采用16V的工作电压。减低内核的主要目的是降低功耗。而实际常用的只有5V的电源，所以必须采用电源转换芯片。有关电源转换的芯片很多，在本设计中采用的是TPS767D301，这一系列芯片是TI公司为了配合DSP而设计的电源转换芯片。该芯片能提供2种不同的电压输出。输出电流范围为0毫安到1安。其中，VCC（5V）输入端连接电源插座，输入5V电源。输出的16V电压主要提供给DSP内核，内核低电压有利于降低功耗，因为DSP系统中DSP内核是主要功耗消耗者；33V电压提供给DSP的IO接口部分，以及提供给SDRAM芯片，AD芯片，有源晶振，CP2101芯片等芯片。在TPS767D301芯片的电压输出端，均有很多滤波电容组成的滤波电路，以保证提供的电压稳定。其电路图如433所示。图433DSP的电源电路图JATG是一种国际标准的测试协议，它主要用于芯片内部测试及对系统进行仿真、调试。JATG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路测试访问口，通过专用的JATG测试工具对内部节点进行测试。目前JATG接口的连接有两种标准，即14针接口和20针接口，本设计使用的是14针接口。其中TMS端口为测试模式选择，TCK为测试时钟，TDI为测试数据串行输入，TDO为测试数据串行输出。电路图如图434所示。图434JTAG电路图432DSP的EMIF模块EMIF指的是EXTERNALMEMORYINTERFACE，为3种类型的存储器提供无缝连接（1）异步存储器包括ROM，FLASH，SRAM等；（2）同步突发静态存储器SRAM，工作在1倍或1/2倍CPU时钟频率；（3）同步动态存储器SDRAM，可以工作在1倍或1/2倍CPU时钟频率。通过外设总线，CPU可以访问EMIF的寄存器。DSP上的4个片选空间都可以单独配置，设置的内容包括存储器类型、存储器宽度、读写时序参数等，具体需要根据所选用的器件来设置。图435给出了外部存储器接口EMIF的结构框图。图435EMIF的结构框图通过EMIF可以扩展VC5509的存储空间到128MBITSDRAM，存储空间共被分为CE0CE3四个部分，每个存储空间对应相对的地址。在EMIF的并行引导模式中，ROM中固化的BOOTLOADER程序是以字地址0X200000为首地址开始加载程序。地址0X200000即位CE1空间的首地址，所以在本设计中FLASH必须接在DSP的CE1空间上，SDRAM的接在CE0，和FPGA的双口RAM接在CE2。图436TMS320VC5509内存映射图FLASH用来存储用户程序，它属于半导体存储器中的一种，属于非易失性存储器，具有结构简单、编程可靠、控制灵活、擦除快捷等特点。所以它被广泛应用于嵌入式系统的程序存储器，负责上电时加载程序代码。FLASH是由EMIF来设置的，在本实验中选用了ATMEL公司生产的AT49LV1024型FLASH，该芯片包括16根地址线、16根数据线I/I/、输出使能管脚、片选信号管脚0A150O15OE和写使能管脚，可存储空间大小为64K字，采用VSOP封装。图437给出CEWE了DSP与FLASH的连接方式。其中AT49LV1024的使能端是接在CE1端口的。CE1CEAWEWEAOEOEA130A130GPIO4GPIO6A14A15D150D150DSP5509AT49LV1024图4375509与FLASH的连接图根据存储器的芯片结构及DSP5509所提供的上电方式，BOOTLOADER加载方式选为16位并行加载方式BOOTM301011，这可通过对GPIO管脚上拉电阻接逻辑高电平或下拉电阻接地对其进行配置。系统上电时从片外扩展地址0X200000开始读入引导表。由于封装的5509的地址线只有14根，只能加载16K字存储空间，而AT49LVIO24地址线有16根，存储空间达到64K，所以需要采用二次引导的加载方式，将5509上的GPIO6和GPIO4管脚作为地址管脚对应分与AT49LV1024上的A15和A14连接。这种二次引导加载程序主要是通过用软件来控制GPIO6和GPIO4的管脚电平，从而达到控制FLASH的高位地址线的目的，这过程类似于翻页，对本系统的FLASH芯片来说共有4页，每一页空间大小为8K1822。由于5509的CPU从程序空间读取指令时使用比特地址，即每个地址对应一个比特，因此5509的EMIF规定，当访问外部程序存储器时，对32位宽的存储器，地址总线最低位为；对16位宽的存储器最低位为；对8位宽的存储器，最低2A1A位为，而AT49LV1024为16位的存储器，因此在5509与AT49LV1024连接时，05509的地址总线是以接外设的最低位地址线，然后依次向上连接的，其电路连接1原理图如图438所示。图438DSP与FLASH的电路原理图与FLASH存储器相比较，SDRAM不具有掉电保持数据的特性，但其存取速度大大高于FLASH存储器，且具有读/写的属性，因此，SDRAM在系统中主要用作程序的运行空间，数据及堆栈区。在本系统中SDRAM选用了HY57V641620芯片，其存储容量为4组16M位8M字节，16位数据宽度，工作电压为33V，兼容VLTTL接口，支持自动刷新AUTOREFRESH和自刷新SELFREFRESH，常见封装为54脚TSOP。根据图437所示，EMIF提供的SDRAM专用接口信号包括行选通信号SDRAS、列选通信号SDCAS、写使能信号SDWE和SDA10信号，其中SDA10为多用途引脚，SDA10引脚为SDRAM的A10地址线或自动预充关闭信号线，当执行ACTV命令时，此引脚为行地址。对SDRAM读写时，此引脚关闭SDRAM的自动预充功能；在DCAB命令下为高，保持模式下为高阻态。5509的A0和A13作为存储块选择信号，与SDRAM的BE0和BE1相连接，EMIF通过驱动这些低电平有效的信号的组合来告诉存储芯片在读取8BIT和16BIT数据过程中数据总线的哪些引脚会被使用或则被忽略。其中BE0驱动使能控制数据线的低8位，BE1驱动使能控制数据线的高8位，CLKMEM信号为同步时钟，SDRAM的CE使能控制端与5509的CE0相连。5509与SDRAM连接电路图如图439所示。图439DSP5509与SDRAM的电路连接图44双口RAM的硬件实现在本设计系统中，由于要考虑整个系统的效率，并且尽可能的节省外部器件，将有效资源很好的利用，而FPGA芯片EP2C5Q208内置有双口RAM，所以调取FPGA中的双口RAM即可。因为解调模块需要对信号进行连续性实时处理，所以在设计中采用乒乓结构的模式，在FPGA芯片内部的双口RAM块的大小为25616位，在本设计中做FFT运算时选择的点数为512个点，也就是说在设计中使用两块双口RAM，构成乒乓结构，即上半部分为PING结构，下半部分为PONG结构。在数据的读写过程中，先对PING结构写数据，这一部分的