数电触发器ppt课件

第五章触发器，5.2时钟控制触发器，5.4边沿触发器，5.1基本触发器，5.3主从触发器，1，5.1基本触发器，5.1.1基本触发器电路组成和工作原理1。基本RS触发器(1)由与非门：组成的电路结构由两个门电路交叉连接而成。置1，置0，信号输入，信号输出，2，(2)逻辑功能，触发器有两个互补输出，当Q=1，=0时，它被称为触发器的1状态。当=1且Q=0时，称为触发器的0状态。01，1，0，0，0，1，1，set 0，0，0，1，/RD称为set 0输入低电平有效，0，1，电流：触发器接收输入信号之前的状态，即触发器的原始稳定状态。次状态：触发器接收输入信号的新稳定状态。触发器有两个互补输出。当Q=1，=0时，称为触发器的1状态。当=1且Q=0时，称为触发器的0状态。01，0，1，1，1，0，0，0，0，1，/SD称为置0输入低电平有效，0，1，10，置1，1，0，1，4，(2)逻辑功能，触发器有两个互补输出，当Q=1，=0时，称为触发器1状态。当=1且Q=0时，称为触发器的0状态。01，1，1，0，0，1，1，设置为0，0，0，1，10，设置为1，1，0，1，11，保持，0，0，1，1，触发器保持其原始状态，即原始状态由触发器存储，这表明触发器具有存储能力。5，(2)逻辑功能，触发器有两个互补输出，当Q=1，=0时，它被称为触发器的1状态。当=1且Q=0时，称为触发器的0状态。01，设置为0，0，0，1，10，设置为1，1，0，1，11，保持，0，0，1，1，00，0，0，1，1，1，1，1，1，0，0，0？(3)波形分析：反映输入信号值和触发器状态之间对应关系的图形称为波形图。示例5.1.1在由与非门组成的基本RS触发器中，初始状态被设置为1，输入r和s的波形图是已知的，并且绘制了两个输出端子的波形图。置1，置0，置1，置1，保持，不允许，逻辑功能：1，0，0，0，1，1，0，2。由或非门、标清组成的基本RS触发器仍被称为置1输入，但它为高电平有效。RD仍被称为置0输入，也为高电平有效。(1)有两个互补输出和两个稳定状态。(2)它有三个功能：复位(Q=0)、置位(Q=1)和保持原始状态。(3)/RD是复位输入，/SD是置位输入，根据触发器的结构，可以是低电平有效或高电平有效。(4)由于反馈线的存在，无论是复位还是设置，有效信号只需要在短时间内起作用，即“触摸”。9，5.1.2。基本触发功能的描述。触发函数主要有三种方法：(1)状态转移真值表(菜单)，10，(2)特征方程：从菜单中画出的卡诺图的特征方程：子状态Qn 1的卡诺图，触发器的特征方程，触发器的特征方程是触发器的子状态Qn 1与输入和当前状态Qn、11之间的逻辑关系，(3)状态转移图和激励表状态转移图表明触发器从一个状态改变到另一个状态或保持不变。0，1，1，/rd=/SD=1，/rd=1/SD=，/rd=1/SD=0，/rd=0/SD=1，12，b，激励表是触发器从一种状态变为另一种状态或原始状态保持不变时输入信号要求的表格表示。0001011、110011、0、1、/rd=/SD=1、/rd=1/SD=、/rd=1/SD=0、/rd=0/SD=1、低电平有效、13、5.2时钟触发器，基本触发器具有保持功能，输出和输入不像组合电路那样一一对应，输入与1相同，输出可以是状态0或状态1。然而，基本触发器类似于组合电路。当输入在任何时候改变时，输出立即改变。在定时电路中，通常希望输入信号仅用作输出变化的条件，何时开始切换由节拍器(时钟)决定。显然，基本触发器没有这样的功能。触发器增加了一个时钟控制端，只有当时钟脉冲出现在时钟控制端时，触发器的状态才能改变。这种类型的触发器称为钟控触发器。时钟控制触发器具有根据时钟节拍工作的特性。让我们来看看几种时钟控制触发器的工作原理。，14，1。时钟控制R-S触发器的电路结构，5.2.1时钟控制R-S触发器，国家标准符号，信号输入端，信号输出端，15，2。逻辑功能。当CP=0时，控制门G3和G4关闭，触发器的状态保持不变。当CP=1时，G3和G4导通，输出状态由R和S端的输入信号决定。时钟控制的RS触发器的状态转换分别由R、S和CP控制，其中R和S控制状态转换的方向；控制程序控制状态转换的时间。1，0，0，1，1，0，1，注意：只有当r和s同时从1变为0时，q的状态才是不确定的。cp=1时的特征方程。基本触发特性方程，特性方程，(约束条件)，17，4。状态转换真值表，18，5。状态转换图和激励表。根据状态转移真值表、0，1，1、r=s=0，r=0，r=0s=1，r=1=0，(2)当触发器处于1状态，即Qn=1时，如果输入信号RS=00或01，触发器仍处于1状态；如果RS=01，触发器将翻转到1状态。如果RS=10，触发器将翻转到0状态。状态转换图和激励表。根据状态转移真值表，制作状态转移图和激励表，0，1，r=s=0，r=0s=，r=0s=1，r=1s=0，0001011，001100，20，主要功能，(1)时钟电平控制。输入信号在CP=1期间接收，当CP=0时，状态保持不变。与基本的RS触发器相比，触发器状态的转换增加了时间控制。(2)R和S之间存在约束，不允许R和S都为1，否则触发器将处于不确定状态。时钟控制的R-S触发器的输入波形如图所示，画出输出Q的波形。时钟控制的D触发器5.2.2当CP=0时，时钟控制的D触发器Q的电路结构保持不变。当CP=1时，q将转变，状态方程为：在CP=1、22、2期间有效。状态转移真值表，当CP=1时，从特征方程Qn 1=D，可以获得当CP=1时的状态转移真值表，3。状态转换图和激励表。已知d触发器输入波形的例子，绘制输出波形图。在数字电路中，根据输入信号d、24、1的不同情况，所有具有设置0和1功能的电路都被称为在CP时钟脉冲控制下的d触发器。钟控J-K触发器和5.2.3钟控J-K触发器的电路结构。当CP=0时，Q保持不变；当CP=1时，q将转变，状态方程为：在CP=1、25、2期间有效。状态转移真值表，当CP=1时从特征方程，当CP=1时可以得到状态转移真值表，3。状态转换图和激励表，保持设置0到1翻转，26，波形图。在数字电路中，根据输入信号j和k的不同情况，所有具有置0、置1、保持和触发器功能的电路都被称为在时钟脉冲控制下的JK触发器。当时钟脉冲=0时，时钟控制的T触发器和5.2.4时钟控制的T触发器的电路结构保持不变。当CP=1时，Q将转换，状态方程为：在CP=1、28、2期间有效。状态转移真值表，当CP=1时从特征方程，当CP=1时可以得到状态转移真值表，3。状态转换图和激励表、29、电位触发模式当时钟控制信号CP处于低(高)电平时，触发器不接受输入激励信号，并且触发器状态保持不变；当时钟控制信号CP处于高(低)电平时，触发器接收输入激励信号并且状态转换。5.2.5潜在触发模式的工作特性，潜在触发模式的特性：输入激励信号的变化将导致触发状态在约定的时钟控制信号电平(CP=1或CP=0)期间发生变化；在非预定时钟信号电平期间(CP=0或CP=1)，触发器状态保持不变，而与输入激励信号的变化无关。例如，因为门G3和G4在CP=1期间都是打开的，并且可以接收r和s信号，如果r和s在CP=1期间改变多次，触发器的状态也可能翻转多次。在一个时钟周期内，触发器发生多次，这就是所谓的触发器。主从触发器由两个串联的同步RS触发器组成。G1-G4型从动触发器，G5-G8型主触发器。CP和CP相辅相成，使得两个触发器在两个不同的时区工作。，5.3.1，主从RS触发器1。电路结构，32，2。工作原理，主从触发器的触发翻转分为两个节拍：(1)当CP=1，CP=0时，“从”保持。“主”用于接收来自电阻和电阻端子的输入信号。g，9，33，2。工作原理，主从触发器的触发器分为两个节拍：(1)当CP=1，CP=0时，“从”保持。“主”用于接收来自电阻和电阻端子的输入信号。1，0，0，1，1，0，1，0，1，1，1，1，1，34，波形图，CP，R，S，Q主机，Q，35，主从触发器的特性：触发器的输出状态在一个循环周期内只能改变一次。(1)主从触发器的触发器发生在CP从1变为0的时刻(CP的下降沿)。(2)一旦2)CP变为0，主触发器被阻塞，其状态不再受R和S的影响，因此不会有翻转现象。主从RS触发器的符号是：36，5.3.2。主从JK触发器的缺点是有一个约束条件RS=0，1.因此，该电路结构通过两条反馈线将触发器的两个互补输出信号分别引至输入端的G7和G8门，从而形成JK触发器。37，2。工作原理，(1)当CP=1，CP=0，“从”保持，“主”接收输入信号。CP ，RS，R S ，38，3。主从JK触发器的一次性触发器现象。如果J和K的改变导致主触发器的状态在CP=1期间第一次翻转，即，(1)当CP=0，CP时，(2)当CP=1时，次级状态被作为当前状态以获得新的次级状态。此时，请注意：在主触发器的状态改变之前，也就是说，当CP=0时，无论J和K如何改变，Q主触发器都不会再次翻转。直到CP=0，然后又是1，新的翻转才会发生。39，1，1，0，1，1，0，1，0，1，0，0，1，1，0，1，0，0，40，主从JK触发器J和K的波形如图所示，并绘制输出Q的波形图(将初始状态设置为0)。0，1，0，1，1，1，0，1，0，1，0，1，1，0，0，1，1，1，0，0，1，从中可以看出主JK触发器在CP=1期间只改变(翻转)一次，这被称为翻转现象。如图所示，主从JK触发器J和K的波形在示例1中是已知的，并且绘制了输出Q的波形图(初始状态被设置为0)。CP=1。如果J和K发生变化，触发器的状态与真值表和特征方程不一致，存在变化现象。众所周知，图中示出了主从JK触发器J、K的波形，并且绘制了输出Q的波形图(将初始状态设置为0)。绘制主从触发器的波形图时，应注意以下几点：(1)触发器触发器出现在时钟脉冲的触发沿(此处为下降沿)，(2)触发器的子状态是根据时钟脉冲下降沿之前输入端的状态来判断的。(3)单触发触发器，43，带清零端和预置端的主从JK触发器，0，0，1，0，0，1，44，带清零端和预置端的主从JK触发器的逻辑符号，45，集成主从JK触发器，46，输入主从JK触发器的逻辑符号，主从JK触发器的完美功能，输入信号J和K之间没有约束。然而，主从JK触发器仍有变化这种变化可能是由J和K的变化或干扰脉冲引起的，因此其抗干扰能力需要进一步提高。例：给出了主从J-K触发器的CP、J、K、RD和SD端的信号波形图，并试用了Q端的波形图。/RD，/SD-直接复位，设置端子，1。当/RD=0/SD=1，Q=0，2时。当/RD=1/SD=0，Q=1，3时。当/RD=1/SD=1时，触发器正常工作。当CP脉冲的有效转换沿到达时，触发器的子状态输出Qn 1取决于j、k和Qn。当j和k不同时，触发器的子状态输出Qn 1与j相同。当j和k都为0时，Qn 1=Qn，当j和k都为1时，保持状态，计数状态，48，49，图5-3-5集成主从J-K触发器，1。电路结构，直接设置0端，直接设置1端，50，2端。逻辑符号和功能描述，Q后输出信号，71，1，下降沿触发的JK触发器电路组成，下降沿触发的5.4.2边沿触发器，特性：g门和h门的平均延迟时间，72，2，工作原理，(1)，/RD=0，/SD=1，设为0；(2)，/RD=1，/SD=0，设置为1；(3)，/RD=1，/SD=1，当CP=1时，触发器保持不变；73，2，工作原理，(3)，/RD=1，/SD=1。当CP从1到0时，由于门g和h的平均延迟时间比基本触发器的平均延迟时间长，CP=0首先阻塞门c和门f，因此基本触发器由门a、b、d和e形成。因此，JK触发器功能表和逻辑符号由74、3和后沿触发。在CP=0和CP=1期间，触发器状态保持不变，只有CP到来，并且触发器的状态仅取决于紧接在CP脉冲到来之前的输入信号JK。其次，由后沿75，4触发的边沿触发，特征方程和工作波形，J，K，Q，CP，初始状态为1、76。对于维持块触发，外部激励信号已经在CP信号到达之前的非常短的时间内被采样为触发器，当CP到达时，采样信号被逐级传输即正跳变传输，对于边沿触发器：状态仅在CP信号到达时间或时传输，状态的变化取决于紧接在CP边沿到达之前的外部激励信号的采样值。事实上，维持块触发器是一个正边沿触发器。目前，大多数D触发器和JK触发器被使用。当需要使用其他类型的