数字电路习题

1数字电路习题第一章一、填空题（每题2分，共42分）1（37451）108421BCD2二进制数（10111001）2转换为八进制数为（），转换为十六进制数为（）。324184101）（402）（5将（459）10编成（）8421BCD610842101）（7542）（8101110121089（201）10（）2（）1610652510281121057612余3码10001000对应的2421码为（）。13810214（1111011）210815八进制（273）8中，它的第三位数2的位权为（）。16十进制数25475的二进制编码（），十六进制编码。171100011011281618（26125）10（）16（）8421BCD193651021620BE161022121075436第二章一、填空题（每题2分，共62分）1异或门如果当作非门使用，应当让其中一个输入端固定接（）。2逻辑函数式FABAC的对偶式为（）。3三态门电路的输出有（）、（）和（）3种状态。4TTL与非门多余的输入端应（）TTL或非门多余的输入端应（）。5TTL与门多余的输入端应（）TTL或门多余的输入端应（）。26逻辑函数F的最小项之和表达式为（）。BCA7Y（ABC）ABC对偶式为Y/（）。8已知Y，则。D9任何逻辑函数都可以表示成最小项的（）及最大项的（）10YABCADC对偶式为Y/（）。11YABCDE0的反函数式为（）。12逻辑函数式FABAC的最小项表达式为（）。13函数的反演式。1FABC1F14ABBCCA的“与非”逻辑式为（）。15有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。16用与非门实现逻辑函数FABCD，逻辑函数应该改成F（）。17逻辑函数F。BA18已知，化简后结果是（）。Y19OC门能实现（）逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用（）。20二进制数111011101转化成十进制数为（）转化成八进制数为。21已知某函数，该函数的反函数（）。DCABFF22CABY，Y的最简与或式为（）。23函数，其对偶式为（）。24逻辑函数F的最简与或式为。BDE25，,它们之间的关系是（）。1FACBA2FCAB26逻辑函数Y的两种标准形式分别为（）、（）。27函数，其反函数为（）。DAB28已知逻辑函数FAB，它的或与非表达式为（）。29在函数FABCD的真值表中，F1的状态有（）个。30YABCAD的反函数式为（）。31FBCDACABABCM（）。C二、函数化简题（每题5分，共200分）1化简逻辑函数14,06,DBAY32化简逻辑函数3化简逻辑函数FABDBCE4化简逻辑函数5化简逻辑函数Y6化简逻辑函数ZCBABABC07化简逻辑函数F8化简逻辑函数F（A,B,C,D）M0,1,2,4,5,9D7,8,10,11,12,139化简逻辑函数1,349,215,6713MDY10化简逻辑函数,0,8,LABCD11化简逻辑函数FM（1，3，8，9，10，11，14，15）12化简逻辑函数15,476,2,Y13化简逻辑函数LABAB14FM0,2,3,4,8,10,11）15化简逻辑函数15,43,210,987,50,MDC16化简逻辑函数FA,B,C,DM0,6,9,10,12,15D2,7,8,11,13,1417化简逻辑函数，且A，B，C，D不可能同时为CBAABY,0。18化简逻辑函数1521437，DCF19化简逻辑函数082，MD20化简逻辑函数1,96,54,1,BAL21化简逻辑函数ABCY22化简逻辑函数F（A、B、C、D）M（0，2，8，9，10，11，13，15）23化简逻辑函数24化简逻辑函数425用卡诺图把下逻辑函数化简成最简与或式。给定约束条件为DCBACAY0ABCDDB26化简逻辑函数14,6,321,940,DM27化简逻辑函数5,6,CAY28逻辑函数Y（A，B，C，D）约束条件为ABAC0529化简逻辑函数BCDEBF30化简逻辑函数DAA31用公式化简逻辑函数CY32化简逻辑函数，给定约束条件为ABCD0。DBDC33已知，试证明。34化简逻辑函数FABCBCDEDEFABC35化简逻辑函数DEADBCY36化简逻辑函数37化简逻辑函数CBAF38化简逻辑函数15,4309765410，MCBA39化简逻辑函数D40化简逻辑函数CABAY第四章一、填空题（每题2分，共4分）12004个1进行异或运算的结果为（）。274LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0110时，输出应为（）。01234567YY二、综合分析题（每题15分，共15分）1试分析如图所示的组合逻辑电路。1写出输出逻辑表达式；2化为最简与或式；3列出真值表；54说明逻辑功能。三、综合设计题（每题15分，共300分）1某汽车驾驶员培训班结业考试，有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。2试用一片四位加法器将5421BCD码转换为2421BCD码。请完成设计并画出接线图。3试用一片38译码器74LS138及与非门实现如下逻辑函数。CBAFF,214用一片双4选一数据选择器及与非门实现如下逻辑函数。ACBCA,215试用一片四位加法器及最少的门电路将8421BCD码转换为2421BCD码。请完成设计并画出接线图6用一片38译码器74LS138及与非门实现如下逻辑函数。ABCBAFF,217某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由两台发电器X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。8设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。9用8选1数据选择器CT74LS151实现下列函数Y（A,B,C,D）M1,5,6,7,9,11,12,13,14。10试用一片四位加法器及最少的门电路将8421BCD码转换为5421BCD码。请完成设计并画出接线图。11试用一片74LS138辅以与非门设计一个BCD码素数检测电路，要求当输入为大于1的素数时，电路输出为1，否则输出为0（要有设计过程）。12已知一个TTL结构的81数据选择器，其选择输入法端口A1齐根断裂，信号无法输入。其余功能完好，请利用这片数据选择器实现逻辑函数F（A，B，C）M（1，2，4，7）。13设计一个多功能组合逻辑电路。变量M和N为功能选择输入信号。A、B为逻辑变量。F为电路的输出。当M、N取不同值时，电路具有不同的逻辑功能。试应用八选一数据选择器和适当的门电路实现。MNF00A01AB10AB611AB14设计一位8421BCD码的判奇电路，当输入码含奇数个“1”时，输出为1，否则为0。要求使用两种方法实现（1）用最少与非门实现，列出与非函数式；（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。15应用3线8线译码器74LS138和适当的逻辑门设计一个一位全加器（1）列出全加器真值表（2）写出输出函数逻辑表达式（3）画出逻辑图16给定逻辑函数F（A，B，C，D）M（4，5，6，7，8，13，14，15）试用附图所示器件实现之。要求只能用附图中提供的器件和连线，不能再加其他器件。输入只提供原变量，不提供反变量，也不提供0和1附图中4选1多路选择器中的B为高位。17应用3线8线译码器74LS138和适当的逻辑门设计一个一位全减器（1）列出全减器真值表（2）写出输出函数逻辑表达式（3）画出逻辑图18今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。试（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。19应用一个81数据选择器设计一个8421BCD码四舍五入电路。当输入信号为0DCBA4时，输出信号L为0，当输入信号为5DCBA9时，输出信号L为1。20试用四位超前进位全加器74LS283和适当的逻辑门实现两个一位8421BCD码十进制数的加法运算。第五章一、填空题（每题2分，共10分）1JK触发器要求状态由01，其输入信号应为。2置位信号用来将触发器置位成（），复位信号用来将触发器复位成（）3将JK触发器的J端和K端连接在一起，其输出Q相当于对输入时钟信号（）分频。4对于JK触发器，若，则可完成（）触发器的逻辑功能；若，则可完成（）触发KJ器的逻辑功能。5若用JK触发器来实现特性方程，则JK端的方程应为（ABQN1）二、画图计算空题（每题10分，共110分）71图（A）中CP的波形如图（B）所示。要求（1）写出触发器次态QN1的最简函数表达式和Y1、Y2的输出方程。（2）在图（B）中画出Q、Y1和Y2的波形（设QN0）2JK触发器，时钟波形CP及输入控制J、K波形如图所示。试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。3试画出在CP脉冲作用下Q1,Q2,Y对应的电压波形设触发器的初态为04逻辑电路和各输入信号如图所示，画出各触发器Q端的波形（触发器的初态均为零）。85触发器组成的电路如图所示。已知输入波形如图所示，画出Q端的波形。设电路初态未被外电路确定，均看作0。6图所示电路为单次脉冲发生电路。每按动一次按钮S，电路能输出一个定宽的脉冲。（1）试画出Q1、Q2的波形。（2）结合时序波形图简要说明电路工作原理，指出电路输出的单脉冲的宽度。97由JK和D触发器组成的电路和输入波形分别如下图，试画出Q1和Q2的波形。要求给出分析过程，写出激励方程和状态方程。初始状态为Q11，Q20。8已知电路及CP、A的波形如图所示，设触发器的初态均为“0”，试画出输出端B和C的波形。109主从型JK触发器组成的逻辑电路及输出波形如图所示，画出输出端波形。10由主从型JK触发器组成的电路及给定的输入波形如图所示。试画出输出端Q1、Q2的电压波形。11电路下图所示，试写出Z1、Z2、Z3的输出逻辑表达式，并画出在CP脉冲作用下，Q0、Q1、Z1、Z2、Z3的输出波形。画出6个CP周期即可。（设Q0、Q1的初态分别为1态和0态）11第六章一、填空题（每题2分，共22分）1构造一个十进制的加法计数器，需要多少（）个触发器。2五个D触发器构成环形计数器，其计数长度为（）。3欲将一个存放在移位寄存器中的二进制数乘以16，需要（）个移位脉冲。4用N位移位寄存器构成的扭环形计数器的模是（）。5用移位寄存器产生11101000序列，至少需要个触发器。65位扭环形计数器的无效状态为。7N位触发器构成的扭环形计数器,其无关状态数为个8欲构成能记最大十进制数为999的计数器，至少需要（）片十进制加法计数器，或（）片4位二进制加法计数器芯片。9四位二进制减法计数器的初始状态为0011，四个CP脉冲过后它的状态为（）。10有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。11一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。二、画图计算空题（每题10分，共50分）1应用四位二进制加计数器74161构成一个按8421BCD码计数的70进制计数器，画出电路连接图。2应用四位二进制加计数器74161构成一个按二进制计数的70进制计数器，画出电路连接图。3应用四位二进制加计数器74161构成一个按8421BCD码计数的60进制计数器。4应用四位二进制加计数器74161构成一个按8421码计数的90进制计数器。5试画出下图所示逻辑电路（Q3Q0）的输出波形,试分析该电路的逻辑功能。12三、综合分析题（每题15分，共240分）1试分析如图所示的时序电路，并画出状态图。0QK1QJCPKJCP1（2）指出Z的输出序列。15由移位寄存器74LS194和38译码器组成的时序电路如图所示。分析该电路。（1）列出该时序电路的状态迁移表（设起始状态为110）。（2）指出该电路输出端Z产生什么序列。1616分析下两图给出的电路1说明这是多少进制的计数器2两片之间是多少进制四、综合设计题（每题15分，共210分）1试用D触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号100101。2用最少的JK边沿触发器和少量与非门设计一个七进制加法计数器。3用JK触发器设计一个模为4的同步可控加减计数器，当控制端X0时为模为4的加计数，当X1时为模为4的减计数。4已知一个同步计数器的时序如下图所示。请用维持阻塞D触发器和与非门为组件实现此同步计数器。175试用JK触发器和门电路设计一个十三进制的计数器,并检查设计的电路能否自启动。6试用JK触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生如下数字序列信号100110。7试设计一序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。8应用负边沿JK触发器设计一个1101序列检测器。当连续输入信号为1101时，其输出为1，否则输出为0。其检测的序列首尾可重复使用。9试用正边沿JK触发器设计一同步时序电路，其状态转换图如图所示，要求电路最简。10设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y1，否则输出Y0。11试设计一序列脉冲检测器，X为输入，Z为输出，当检测到X（自左向右）连续输入信号101时Z1，否则Z0，X输入的1不能首尾重复使用。12试用74161（四位二进制计数器）、74138（3线8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号。HA9713试用74161（四位二进制计数器）、74138（3线8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号D5814试用74161（四位二进制计数器）、74151（81数据选择器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号HA73第八章一、填空题（每题2分，共8分）1555定时器构成的施密特触发器，若电源电压VCC12V，电压控制端经001F电容接地，则上触发电平UT（）V，下触发电平UT（）V。182在555定时器组成的脉冲电路中，脉冲产生电路有（），脉冲整形电路有（）、（），3由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4555定时器可构成（）（）（）等电路。二、画图计算空题（每题10分，共110分）1用555定时器构成的多谢振荡器，如图所示当电位器滑移至上下两端时，分别计算振荡频率和相应的占空比。RW2555定时器构成的多谐振荡器如图所示，试计算该电路输出电压的频率，画出输出电压VO及01F电容两端的波形。VCC12V。3试说明下图所示的用555定时器构成的电路功能，