计算机组成原理 第三章 CPU-2 组合逻辑控制器ppt课件

.,1,第三节组合逻辑控制器原理,3.3.1控制器组成,.,2,1.微命令发生器,功能：,产生全机所需的各种微命令,控制最基本的操作(微操作)的命令,电位型脉冲型,.,3,2.指令计数器PC,功能：,指示指令在M中的位置。,PC+1,顺序执行：,PC先+1，再用转移地址修改PC,转移执行：,.,4,3.指令寄存器IR,功能：,存放现行指令。,决定操作性质,操作码字段,操作数地址转移地址,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻,D,.,5,4.状态寄存器PSW,功能：,指示程序运行方式，反映程序运行结果。,例.某机的PSW,PSW,151211876543210,.,6,C=1进位V=1溢出Z=1结果为0N=1结果为负,T=1,执行跟踪程序,（1）条件码,反映程序运行结果,151211876543210,（2）跟踪标志,为程序查错设置的断点标志T。,程序,初始化置T为1,.,测试T,跟踪程序,.,.,.,7,程序优先级高于外部优先级，不响应程序优先级低于外部优先级，可响应,用户方式：禁止程序执行某些指令核心方式：允许程序执行所有指令,（3）优先级,为现行程序赋予优先级别，以决定是否响应外部中断请求。,151211876543210,（4）工作方式,规定程序的特权级。,PSW在CPU中，反映程序运行状态；控制/状态字在接口中,反映CPU命令、设备状态。,.,8,5.时序线路,功能：,控制操作时间和操作时刻。,时序,时钟脉冲,工作脉冲,时钟周期(节拍),产生电位型微命令，控制操作时间段,产生脉冲型微命令，控制定时操作,.,9,1.取指令,PC,时序,3.3.2控制器工作过程,地址,M,指令,IR,、译码(、寻址方式),PC+1,PC,.,10,2.取数,时序,按寻址方式，或从寄存器取数，或从存储器取数。,3.执行,按操作码对数据进行运算处理。,.,11,1.组合逻辑控制器的时序划分,3.3.3时序控制方式,即时序信号与操作的关系,采用三级时序系统：,指令周期,工作周期1,工作周期2,工作周期n,时钟周期1,时钟周期2,时钟周期m,.,.,工作脉冲1,工作脉冲2,工作脉冲k,.,.,(节拍1),(节拍2),(节拍m),.,12,时序关系：,晶振输出,工作周期1,工作周期2,工作周期3,时钟T1,工作脉冲P,时钟T2,指令周期,控制不同阶段操作时间,控制分步操作时间,对微操作定时,取指,执行,取数,取出指令,修改PC,打入IR,打入PC,.,13,2.时序控制方式及其变化,（1）同步控制,各项操作受统一时序控制。,定义：,特点：,有明显时序时间划分，,优缺点：,时序关系简单，时序划分规整，控制不复杂；,时间安排不合理。,应用场合：,用于CPU内部、设备内部、系统总线操作,控制逻辑易于集中，便于管理。,(各挂接部件速度相近，传送时间确定，传送距离较近)。,时钟周期时间固定，,各步操作的衔接、各部件之间的数据传送受严格同步定时控制。,各项操作受统一时序控制。,由CPU或其他设备提供,.,14,（2）异步控制,各项操作按不同需要安排时间，不受统一时序控制。,定义：,特点：,无统一时钟周期划分，,例.异步传送操作,主设备：,申请并掌握总线权的设备。,各操作间的衔接和各部件之间的信息交换采用异步应答方式。,主,从,从设备：,响应主设备请求的设备。,发/接,接/发,.,15,主设备获得总线控制权,操作流程：,主设备询问从设备,主设备发送/接收数据,主设备释放总线控制权,Y,N,主设备输出端与总线连接,主设备输出端与总线断开,.,16,时间安排紧凑、合理；控制复杂。,优缺点：,应用场合：,用于异步总线操作(各挂接部件速度差异大，传送时间不确定，传送距离较远)。,（3）同步方式的变化,指令周期长度可变，时钟周期长度不变。,不同指令安排不同时钟周期数,总线周期中插入延长周期,经总线传送一次数据所用的时间(送地址、读/写),.,17,总线周期长度可变，时钟周期长度不变。,总线周期(4T),例.一个总线周期包含4个时钟周期,送地址,读/写数据,结束,同步方式,送地址,读/写数据,结束,总线周期(5T),扩展同步方式,.,18,同步方式引入异步应答,以固定时钟周期作为时序基础，引入应答思想。,例.8088最大模式，用一根总线请求/应答线实现总线权的转移。,设备请求总线权,CPU使用总线,CPU使用总线,CPU使用总线,设备使用总线,设备,设备,CPU,CPU响应，总线权交设备,CPU,设备释放总线权,CPU,设备,若干时钟,若干时钟,.,19,1.组合逻辑控制方式,3.3.4组合逻辑控制方式的优缺点及应用,综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现；执行指令时，由组合逻辑电路(微