第四章MAX+PLUS Ⅱ开发工具_2

1 4 8举例 层次设计思想的应用电路功能 输出在输入组合为1010时做0 1之间的翻转整体设计原理图 2 层次分割示意图 由底层文件my not vhd实现 由底层文件my dff gdf实现 由底层文件my decoder vhd实现 顶层文件my top gdf 3 一 设计输入1 建立My dff gdf图形设计文件1 建立图形设计文件建立新图形文件取文件名调入元件连线命名保存并检查错误My dff gdf原理图2 创建My dff gdf电路图的默认符号My dff sym 4 2 建立My decoder vhd文本设计文件1 创建文本设计文件 建立新文本文件 取文件名输入文本 保存并检查错误My decoder vhd设计文本2 创建默认符号My decoder sym 5 3 建立顶层设计文件my top gdf先建立名为my top gdf图形编辑窗口1 输入符号选菜单 Symbol EnterSymbol 符号输入窗口 6 2 直接点中相应的符号文件 选OK 再输入Input和Output 得如图所示结果 默认符号及引脚 7 3 图中各符号连接 引脚命名设计电路的顶层图形文件 即是原电路原理图的层次设计图顶层图形设计文件图 8 二 项目编译1 器件选择选菜单 Assign Device 选MAX7000S系列选AUTO选择器件对话框 9 2 打开compiler窗口 编译成功后显示如图所示 编译结束屏幕显示 10 3 管脚分配图 11 4 内部逻辑分配图 12 5 内部宏单元的手动分配 13 6 手动分配后的器件视图可见 输出out从41脚移到14脚 再编译 14 三 定时仿真1 创建仿真通道文件 my top scf 建立波形设计文件 scf 输入项目的输入 输出引脚对输入脚赋值以my top scf文件名保存仿真通道文件 15 2 实现仿真选菜单 MAX PLUS Simulator仿真结束后选OpenSCF仿真结果满足设计要求仿真结果 16 四 延时分析放大显示图延迟2 8ns输出延迟的波形显示 17 作为对比 功能仿真的波形如下 18 调用定时分析器 选MAX PLUS TimingAnalyzer延时分析器 19 建立与保持时间分析 建立与保持时间 20 最高工作频率 寄存器特性分析 21 例2 用lpm rom兆函数模块实现七段码显示0 F IP核的使用 提高电路设计效率的有效方法 LPM宏单元库分为 门单元函数 如 lpm and lpm mux 算术运算函数 如 lpm add sub lpm mult存贮函数 如 lpm ff lpm rom 22 七段码显示 a b c d e f g 23 1 七段译码关系表如下 a 3 0 a b c d e f g01 1 1 1 1 1 010 1 1 0 0 0 021 1 0 1 1 0 131 1 1 1 0 0 140 1 1 0 0 1 151 0 1 1 0 1 161 0 1 1 1 1 171 1 1 0 0 0 081 1 1 1 1 1 191 1 1 1 0 1 1 24 A1 1 1 0 1 1 1B0 0 1 1 1 1 1C1 0 0 1 1 1 0D0 1 1 1 1 0 1E1 0 0 1 1 1 1F1 0 0 0 1 1 1 25 以图形方式建立一个文件名为7segment gdf的设计文件 并打开Mega lpm器件库 选中lpm rom 26 3 将lpm rom调入图形编辑窗 27 4 双击参数区 进行参数设置 28 5 设定参数 调入输入 输出引脚 29 6 编译 30 7 初始化ROM 选莱单MAX plus Simulator 再选莱单Initialize InitializeMemory 31 8 填入译码关系表 32 9 ExportFile 为romini mif 选OK退出 再编译 33 10 建立仿真通道文件 编辑输入波形 34 11 仿真结果 35 将输出结果展开 36 例3 用lpm mult lpm ff实现带锁存的4 4乘法器 利用综合技术及流水线技术改进性能系统速度瓶颈 流水线技术 把一个周期内执行的逻辑操作分成几步较小的操作 并在多个高速时钟周期内完成 每个时钟周期采用寄存器锁存数据 流水线技术的弱点 增加器件资源消耗 引入附加的延时 37 时钟周期T Tco Tcomb Tsu Tcomb 忽略Tco Tsu 38 插入寄存器 分解组合电路 时钟周期为 T Tcomb1或T Tcomb2工作频率F 1 T得到提高 39 lpm mult lpm ff的电路符号 40 双击参数区 可进行端口 参数的选择 41 经端口 参数选择 编辑后 42 仿真结果 43 速度性能 选用EPF10K10LC84 4 44 速度性能 选用EPF10K10LC84 3 45 速度性能的进一步改进 方法1 逻辑综合方式选择 局部逻辑综合方式 全局逻辑综合方式 46 选全局逻辑综合方式 47 改进后的速度性能 48 方法2 打包 Clique 打包前的布局分配图 49 打包 先点中要打包的元件 选Assign Cliq