SoC技术及其发展

1 SoC 技术及其发展技术及其发展 张海旻詹明魁张夏宁 软件 03 2 班 033168 bilsin90 软件 03 2 班 033191 mkuizhan 软件 03 1 班 033150 tongjixianing 摘要 摘要 本文介绍 SoC 技术的基本原理与发展过程 对 IP 芯核的设计理念与相关技术进 行了深入探讨 最后针对当前存在的问题进行了讨论与展望 SoC 技术是当前研究的 一个热点 本文对此作了详尽的分析 关关键词键词 SoC 技术 IP 芯核 系统设计 体系结构 1引言引言 纵观半导体产业的发展 基本每隔 20 年就有一次大的变革 在从 60 年代开始 的第一次变革中 IC 公司从系统公司中分离出来 而从 80 年代开始的第二次变革诞 生了 ASIC 专用集成电路 使门阵列和标准单元设计技术成熟 从而出现了以设 计为主的 FablessI C 公司和以加 T 为主的 Foundry 公司 2000 年前后 得益于半导 体工艺技术的不断发展 可集成的晶体管数目可达到一千万个 采用一般的 ASIC 设 计方法实现起来比较困难 于是基于 IP 复用的设计方法被提出 IP 提供商 芯片协 议公司等新兴的公司应运而生 表 1 回顾了集成电路技术发展的历史 年份1948 1950 196 1 19661971198019902000 规模晶体管分 离 元 件 SSIMSILSIVLSIGSI 理论集 成度 10 102 10 103 103 105105 108 16 10 9 每芯片 晶体管 集成度 1110103103 2 1032 103 5 105 108 代表产 品 二 极 管 三 极 门电路 触发器 计数器 加法器 8 位微 处理器 16 位 32 位微 处理器 SoC 高档 微处 理器 2 管 表 1 集成电路技术发展简况 当今 在微电子及其应用领域正在发生一场前所未有的革命性变革 这场变革 是由片上系统 SoC System on a Chip 技术研究应用和发展引起的 片上系统 SoC 技术是以超深亚微米 VDSM Very Deep Sub Micron 工艺和知识产权 IP Intellectual Property 核复用 Reuse 技术为支撑 SoC 技术是当今超大规模集 成电路的发展趋势 也是 21 世纪集成电路技术的主流 为集成电路产业提供了前所 未有的广阔市场和难得的发展机遇 SoC 技术应用研究和发展将对经济建设 社会发 展 国家安全和经济社会信息化有着重大意义 同时也为微电子应用产品研究开发 生产提供了新型的优秀的技术方法和工具 SoC 设计观念与传统设计观念完全不同 在 SoC 设计中 设计者面对的不再是 电路芯片 而是能实现设计功能的 IP 模块库 SoC 设计不能一切从头开始 要将设 计建立在较高的基础之上 利用己有的 IP 芯核进行设计重用 建立在 IP 芯核基础上 的系统级芯片设计技术 使设计方法从传统的电路级设计转向系统级设计 毫无疑 问 今天的高技术公司若不能很快地成功过渡到 SoC 设计就有被历史淘汰的危险 因此 研究 开发 应用 SoC 技术对于企业发展具有至关重要的意义 2基本概念及基本概念及 SoC 设计流程设计流程 系统级集成电路 SoC 的概念一般是指 能在单一硅片上实现信号采集 转换 存储 处理 UO 等功能 将数字电路 模拟电路 信号采集和转换电路 存储器 MPU MCU DSP 等集成在一块芯片上实现一个系统功能 核心 Core 比如嵌人式 CPU 和若干 IP 模块组成 所谓 IP Intellectual Properties 模块 是指具有知识产权的模块 包括软 IP 固化 IP 和硬 IP 3 种类型 随着 IC 的发展和 SoC 复杂程度的提高 IP 己成为 SoC 设 计的技术基础 因此给 IP 的开发带来巨大的商机 使 IP 成为了一种商品 IP 技术越 来越成为 IC 业界广泛关注的焦点 SoC 系统设计方法对传统的设计方法及 EDA 工具提出了新的挑战 一方面 由 于电路设计复杂程度的增加和市场周期缩短的压力 要求 SoC 系统设计采用基于 IP 重用和模块的设计方法 另一方面 深亚微米技术带来新的可靠性问题和物理特 性 使得底层的细节必须引起前所未有的重视 SoC 系统设计涉及高层和底层两个方 面 通过适当地处理两者的关系 保证高层设计能顺利地连接到底层 下面简单介绍一下 SoC 基本设计流程 通常 SoC 设计包括系统级设计 电路 级设计 物理实现 物理验证及最终验证 SoC 设计中的关键环节是 IP Core 复用技 术 完成一个片上系统设计必须要在很大程度上依赖对公司内部或其它公司的已成 熟芯核即 IP Core 设计的复用 片上系统由 IPCore 的组合将完成 50 90 系统功能 图 1 是 SoC 的基本设计流程 3 图 1 SoC 的设计流程 从图 1 可以看出 IP 核设计复用技术对 SoC 设计的重要性 但是由于缺乏 IP 设 计规范和标准 设计风格的差异导致 IP 核交流复用的困难和风险 阻碍了 SoC 的快 速发展 而且 在 SoC 的设计项目中通常包括 CPU DSP 等需要软件控制的部分 用通常的硬件描述语言 HDL 构建 协调及验证这些模块时将遇到巨大的困难和耗费 大量的时间 SoC 设计概念的出现给电子系统的设计带来诸多优点 芯片级的系统集 成带来其体积和功耗小 可靠性 稳定性和抗干扰性大为提高 且信号的传输延迟 降低 系统可以运行在更高的频率上 因此 大大缩小了系统尺寸 降低了系统造 价 并且更易于编译 节能等 3SoC 所涉及的关键技术所涉及的关键技术 SoC 作为系统级集成电路 能在单一硅芯片上襀信号采集 转换 存储 处理和 I O 等功能 将数字电路 模拟电路 信号采集和转换电路和 存储器 MPU MCU DSP 等集成在一块芯片上实现一个系统功能 这是一个非常复杂的技 术 它的实现主要涉及如下 9 个方面 深亚微米技术 工艺加工线宽的不断减少 给电路的设计仿真带来了新的挑战 原可忽略的器 件模型的二级三级也必须加以考虑 线与线 器件与器件间的相互影响将变得不可 忽略 低电压 低功耗技术 线宽的变小 使电源电压也变小 给电路设计与阈值电压提出了新的要求 同 时随着集成度的提高 电路功耗也会相应提高 所以必须采取相应措施 以降低功 耗 4 低噪声设计及隔离技术 随着电路工作频率和集成度的提高 噪声影响将变得越来越严重 降噪和隔离 技术变得十分重要 对要求较高的电路 用 PN 结隔离和挖槽还不能达到要求 作为 过渡 目前提出了 SiP 电路 System in Package 即把几个电路封装在一起 多片集 成成 SoC 特殊电路的工艺兼容技术 SoC 工艺技术主要考虑一些特殊工艺的相互兼容性 例如 DRAM Flash 与 Logic 工艺的兼容 数字与模拟的相互兼容 IP 核的集成必须考虑工艺 电参数等条 件的相互兼容 设计方法的研究 SoC 的出现对设计方法也提出了更高的要求 这主要包括设计软件和设计方法的 研究和提高 使设计工程师在设计阶段就能正确地仿真出电路系统的全部功能和真 实性能指标 嵌入式 IP 核设计技术 SoC 是许多嵌入式 IP 核的集成 所以有许多 IP 核亟待研究开发 例如 Controlle DSP Interface Bus 及 Memory 技术等 IP 核不仅指数字 IP 核 同时还 包括模拟 IP 核 模拟 IP 核通常还含有电容 电感等 同时 IP 核还分为软核 Soft Core 硬核 Hard Core 固核 Firm Core 测试策略和可测性技术 为了检测设计中的错误 可测性设计是必需的 SoC 测试可用结构测试和可测性 设计等方法 DFT 技术包括内建自测试 扫描测试及特定测试等 软硬件协同设计技术 目前的系统若不包括软件则不成为一个完整的系统 所以 SoC 应该说是一个软 件和硬件整合的系统 系统仿真时必须将软件和硬件结合在一起进行仿真 安全保密技术 该技术涵盖算法和软硬件实现 在通信和金融 例如 IC 卡 中成为重要 常用 加密算法有 DES 和 RSA 等 这 9 个方面是进行 SoC 开发时必须要认真考虑的问题 任何一个忽视 都会在 产品的性能和成本方面带来巨大影响 因此 研究开发 SoC 首先应从市场需要出发 选定一个研究开发的目标 4SoC 中的核心中的核心 IP 芯核芯核 过去完成完整系统功能的是一块或多块多层 PCB 或多层 MCM 随着半导体工 艺的发展 一个完整的系统可以在一块芯片上实现 目前设计师把预先设计好的功 能块代替需要单独设计的部件 把它们连接在一起放在一个芯片上 这些功能块芯 核包括微处理器 DSP 接口 I O 存储器等 以上功能块芯核均称 IP 芯核 IP 是受专利 产权保护的所有产品 技术和软件 对于 SoC IP 芯核是组成系统级芯片的基本功能块 它可以由用户开发 IC 厂家开 或第三方开发 IP 芯核可以是一个可综合的 HDL 或是一个门级的 HDL 或是芯片的 5 版图 它通常分为硬核 固核 软核 硬核是被投片测试验证过的具有特定功能针 对具体工艺的物理版图 固核是将 RTL 级的描述结合具体标准单元库进行逻辑综合 优化形成的门级网表 它可以结合具体应用进行适当修改重新验证 用于新的设计 软核是用硬件描述语言 HDL 或 C 语言写成的功能软件 用于功能仿真 具有较大的 灵活性 目前也有人正在研究将专有算法 PA proprietary algorithm 通过软件工具 转换成 IP 芯核的工作 IP 芯核应具备以下特点 1 高的可预测性 2 可能达到的最好性能 3 根据需要可灵活重塑 4 可接受的成本 目前采用 IP 芯核的最主要的动力是能缩短 SoC 的研制周期 快速投放市场 用 IP 芯核设计比从头到尾设计芯片节省 40 以上的时间 另一个重要原因是设计工具 和制造能力的脱节 现有设计工具不能满足 SoC 的设计需要 第三是成本因素 选 择 IP 芯核意味着降低了该部件的设计验证成本 目前 IP 芯核已成为 SoC 设计的基础 SoC 研制成功的关键是是否有大量可用的 IP 芯核和先进的工艺加工线 见图 2 今后 50 以上的 SoC 设计将基于 IP 芯核 图 3 是 ICE 给出的世界 IP 芯核市场预测 1999 年为 5 28 亿美元 增长率为 33 7 5SoC 技术的展望技术的展望 传统的 SoC 系统源于 ASIC Application Specific Integrated Circuit 其典型结构 如图 4 所示 这种 SoC 系统主要是数字部分 包括处理器 存储器 外部接口和相 应的嵌人式软件 图 2 影响 SoC 的主要技术图 3 世界 IP 芯核 1997 2003 年市场发展 趋势 6 图 4 传统的 SoC 结构 但随着单片集成电路设计技术 IP 核复用技术和工艺制造技术的进步 以及人 们对系统小型化 便携化要求的提高 现代的 SoC 芯片所采用的模块与传统的 SoC 芯片比较 更加多样化和更为复杂 让我们以微处理器和无线手持电话两个应用领 域为例 说明其结构上的复杂性 对于微处理器 有些公司将大量的功能集成在单 个芯片上 如复杂的微处理器有多个执行单元 大型的 L2 SRAM cache 储存器 存 储器加上 I 0 控制器及图形引擎等 甚至在同一个芯片上包含两个复杂的微处理器 对于一些包含在无线手持电话里的 SoC 其上集成有 RF 模块 模拟模块 闪存模块 数字 CMOS 逻辑模块以及嵌人式的 DRAM 模块等 图 5 为单芯片蓝牙的主要系统框 图 图 5 单芯片蓝牙 SoC 系统框架图 对比图 4 和图 5 可以发现 现代的 SoC 的发展趋势是将越来越多的功能 数字 的 模拟的 射频的 音频的 微处理器及复杂的模拟与数字接口等集成在单芯片 上 7 现代的 SoC 通常都存在混合工艺和混合信号 与无线手持电话类似 它们都有 如下的特征 很大的体积 很高的频率 混合技术 RF analog flash e DRAM plus digital 以及无源元件等 将如此庞大的功能系统集成在单个芯片上 首先大大增加 了工艺过程和工艺的复杂性 降低了成品率 增加了生产成本 同时要求芯片的面积 要很大 因为芯片的尺寸与缺陷有关 缺陷密度与芯片的面积是成正比的 大芯片 3400 mm2 生产成本就非常昂贵 1000 2001 年的参考价格 从而降低了圆片 的生产率 指每个圆片上好的芯片数 典型的数据是 200 mm 的圆片上可生产的 芯片数约为 36 个 但加工出来可卖的好芯片只有 3 4 个 显然其成品率低于 10 而 ITRS International Technology Roadmap for Semiconductors 计划使用大于 200 mm 甚至更大的圆片 未来几年都不可能改变大芯片生产成本昂贵的状态 另外 不 考虑成本因素 太大的芯片也会带来其它的问题 在文献中用 L3 Long Loss Line 来表征 L3 问题是指与芯片上固有传输线电阻相关的高延时 小横截面的长 传输线 其总电阻是低损耗的传输线的总电阻的 1020 倍 这种线的传输延时是低损 耗线的 5 10 倍 这意味着 系统的工作频率在 2 GHz 以上时 只能在大芯片的局部 区域支持最高的时钟频率 而且许多功能由于所使用的半导体硅片的限制不能够被 优化 由于 SoC 遇到了上述种种严峻的挑战 一种观点认为 部分的 SoC 在设计思想 上是充满希望的 但在工艺上却缺乏实现的途径 另一种观点认为 SoC 对许多应用 领域都不是一种低成本的解决方案 而一些被称为 FCMs Few Chip Modules 的小 的多芯片模块 MCMs Multi chip modules 也许是一个已知系统应用的功能 成 本的优化解决方案 这种优化解决方案也被称为 Sip stem in Package Sip 技术允 许将不同种类的器件集成在一个小的封装中 包括在基片上的嵌人式器件和三维芯 片堆积方式 对于 Sip 结构 特殊的功能可以特殊设计 既能保持高带宽 低延时的 特征优势 又能减小芯片到芯片之间的总线电容 从而达到大幅度地减小系统功率 要求和热耗散的目的 基于 Sip 的种种优点 可以预言 SoC 的应用领域都可以用 Sip 来替代 当 SoC 和 Sip 在功能上都能满足要求时 最终选择 SoC 或 Sip 设计的决策取决 于成本分析结果 成本分析将功能 圆片尺寸 芯片成品率 工艺复杂性 制造成 本等因素全都考虑在内 下面以蜂窝式手持电话为例 分别进行 SoC 与 Sip 结构设 计的成本分析 图 6 为该电路 SoC 与 Sip 设计结构示意图 用 SoC 设计其结果为一 片 25mm ASIC 芯片 用 Sip 设计 可用 4 个 14 mm 的芯片组成 表 2 列出了采用 SoC 与 Sip 设计成本分析表 8 图 6 蜂窝式手持电话 SoC 和 Sip 结构示意图 表 2 蜂窝式电话电路采用 SoC 与 Sip 设计成本分析表 从表 2 可以得出结论 即蜂窝式手持电话的 Sip 结构比 SoC 结构成本低 40 这是针对芯片都是 CMOS 工艺的情况 如果是混合工艺 Sip 结构与 SoC 结构相比 其优势更大 Sip 是 SoC 与传统的独立封装产品的良好结合点 合适的 Sip 设计既能 够提供 SoC 希望的功能 同时拥有低功耗 高速度和小体积的优点 而且避免了由 于制造工艺复杂 产品测试难度及产品面市延时的增加而带来的高成本