计科计算机组成原理复习提纲2015.6

计科专业计算机组成原理复习提纲 2015 6 1 1 考试题型考试题型 一 选择题 本大题共 15 小题 每小题 2 分 共 30 分 二 名词解释题 本大题共 5 小题 每小题 3 分 共 15 分 三 简答题 本大题共 3 小题 每小题 5 分 共 15 分 四 计算与设计题 本大题共 3 小题 每小题 10 分 共 30 分 五 分析题 本大题共 1 小题 共 10 分 2 复习提纲复习提纲 1 冯诺依曼计算机的特点冯诺依曼计算机的特点 1 计算机由运算器 存储器 控制器 输入设备和输出设备五大部件组成 2 指令和数据以同等地位存放于存储器内 并可按地址寻访 3 指令和数据均采用二进制数表示 4 指令由操作码和地址码组成 操作码用来表示操作的性质 地址码用来表示操作数在存储 器中的位置 5 指令在存储器内按顺序排放 通常 指令是顺序执行的 在特定条件下可根据运算结果或 根据设定的条件改变执行顺序 6 机器以运算器为中心 输入输出设备与存储器间的数据传送通过运算器完成 2 原码原码 反码反码 补码补码 移码的表示与相关计算 算术逻辑单元移码的表示与相关计算 算术逻辑单元 3 溢出及其检测方法溢出及其检测方法 超出机器字长所能表示的范围 溢出判断 1 用一位符号位判断溢出 符号位产生的进位与最高有效位产生的进位异或 结果为1溢出 结果为0则无溢出 2 用两位符号位判断溢出 当两位符号位不同时 表示溢出 否则无溢出 不论是否发生了溢出 高位 第一位 符号位永远代表着真正的符号 4 浮点表示浮点表示 尾数尾数 阶码的含义及浮点数加减运算阶码的含义及浮点数加减运算 浮点数加减运算步骤 1 对阶 使两数的小数点位置对齐 2 尾数求和 将对阶后的两尾数按照定带你加减运算规则求和 3 规格化 为增加有效数字的位数 提高运算精度 必须将求和 差 后的尾数规格化 4 舍入 为提高精度 要考虑尾数右移时丢失的数值位 5 溢出判断 即判断结果是否溢出 5 存储系统的特性及其分类存储系统的特性及其分类 按在计算机系统中的作用不同 存储器主要分为主存储器 辅助存储器和缓冲存储器 6 存储器的字位扩展存储器的字位扩展 7 动态动态 RAM DRAM 的刷新的刷新 刷新 对DRAM定期进行的全部重写过程 刷新原因 因电容泄漏而引起的DRAM所存信息的衰减需要及时补充 因此安排了定期刷新操作 常用的刷新方法有三种 集中式 分散式 异步式 集中式 在最大刷新间隔时间内 集中安排一段时间进行刷新 存在CPU访存死时间 分散式 在每个读 写周期之后插入一个刷新周期 无CPU访存死时间 异步式 是集中式和分散式的折衷 8 Cache 的概念的概念 Cache 的映射方式 替换策略的映射方式 替换策略 Cache的出现使CPU可以不直接访问主存 而与告诉Cache交换信息 由于指令和数据在主存内部都是连续存放的 并且有些指令和数据往往会被多次调用 即指 令和数据在主存的地址分布不是随机的 而是相对的簇聚 使得CPU在执行程序时 访存具有相 对的局部性 根据这一原理只要将CPU近期要用到的程序和数据提前从主存送到Cache 那么就可 以做到CPU在一定时间内只访问Cache 映射方式 直接映射 全相联映射 组相连映射 替换策略 1 先进先出 命中率低 如循环程序 2 近期最少使用 替换出近期用的最少的字块 需要Cache中各字块的使用情况 以 便确定那个字块是近期最少使用的字块 3 随机的确定被替换的块 9 指令寻址指令寻址 数据寻址数据寻址 指令字长指令字长 机器字长机器字长 指令由操作码和地址码两部分组成 指令字长取决于操作码的长度 操作数地址的长度和操作数地址的个数 不同机器的指令字 长是不相同的 指令寻址 分为顺序寻址和跳跃寻址两种 顺序寻址可通过程序计数器PC加1 自动形成下一条指令的地址 跳跃寻址 则通过转移类指令实现 数据寻址 1 立即寻址 操作数本身设定在指令字内 2 直接寻址 指令字中的形式地址就是操作数的真实地址 3 隐含寻址 指令字中不明显的给出操作数的地址 其操作数的地址隐含在 操作码或某个寄存器中 4 间接寻址 有效地址是由形式地址间接提供的 优点 与直接寻址相比 它扩大了操作数的寻址范围 它便于编 程 缺点 指令的执行阶段需要访存两次或多次 致使指令执行时间 延长 5 相对寻址 有效地址是将程序计数器PC内容 即当前指令的地址 与指令字中 的形式地址A相加而成 常被用于转移类指令 最大特点是转移地址不固定 他可随PC值 的变化而变 6 变址寻址 有效地址等于指令字中店的形式地址与变址寄存器的内容分相加之 和 机器指令一条机器语言的语句称为机器指令 指令系统 全部机器指令的集合叫做机器的指令系统 10 寄存器的分类及作用寄存器的分类及作用 用户可见寄存器 用户可见寄存器 通用寄存器 可用于存放操作数 也可作为满足某种寻址方式所需的寄存器 数据寄存器 用于存放操作数 地址寄存器 用于存放地址 条件码寄存器 存放条件码 控制和状态寄存器 控制和状态寄存器 1 MAR 存储器地址存储器 用于存放将被访问的存储单元的地址 2 MDR 存储器数据寄存器 用于存放欲存入存储器中的数据或最近从存储器中读出的 数据 3 PC 程序计数器 存放现行指令的地址 通常具有计数功能 当遇到转移类指令时 PC的值可被修改 4 IR 指令寄存器 存放当前欲执行的指令 ADD X一个指令周期包含两个存取周期 一个指令周期包含两个存取周期 存储器进行一次 读 或 写 操作所需的时间称为存储器的访问时间 或读写时间 而连续启动两次独立的 读 或 写 操作 如连续的两次 读 操作 所需的最短时间 称为存取周期 或存储周期 机器字长 机器字长 11 指令周期指令周期 时钟周期时钟周期 机器周期 机器周期 CPUCPU 周期 周期 指令周期 CPU每取出并执行一条指令所需的全部时间称为指令周期 时钟周期 每个节拍的宽度正好对应一个时钟周期 每个节拍内机器可以完成一个或几个 需同时执行的操作 他是控制计算机操作的最小时间单位 机器周期 通常以访问一次存储器的时间定位基准时间较为合理 这个基准时间就是机器周 期 在存储字长等于指令字长的前提下 取指周期也可看作机器周期 一条机器指令对应一个微程序 12 指令流水指令流水 13 流水线的吞吐率 加速比和效率流水线的吞吐率 加速比和效率 吞吐率 单位时间内流水线所完成指令或输出结果的 数量 加速比 m段流水线的速度与等功能的非流水线的速度之比 效率 流水线中个功能段的利用率 14 组合逻辑控制器组合逻辑控制器 15 微程序控制器微程序控制器 控存控存 控制存储器是微程序控制单位的核心部件 用来存放全部微程序 控制存储器是微程序控制单位的核心部件 用来存放全部微程序 16 微程序控制器结构图微程序控制器结构图 17 微程序流程及微指令字的设计微程序流程及微指令字的设计 18 水平型 垂直型微指令水平型 垂直型微指令 水平型 水平型微指令的特点是一次能定义并执行多个并行操作的微命令 从编码方式看 直接编码字段编码都属于水平型微指令 垂直型 采用类似机器指令操作码的方式在微指令字中 设置微操组码字段 由微操作码 规定微指令的功能 19 总线判优控制总线判优控制 总线判优控制可分集中式和分布式两种 前者将控制逻辑集中在一处 如在CPU 中 后 者将控制逻辑分散在与总线连接的各个部件或设备上 集中式分为三种 链式查询 计数器定时查询方式和独立请求方式 20 系统总线系统总线 系统总线是指CPU 主存 I O设备 通过I O接口 个大部件之间的信息传输线 按系统总线传输信息的不同 可分为三类 数据总线 地址总线和控制总线 21 I O 接口接口 程序查询方式程序查询方式 I O接口 主机与IO设备之间设置的一个硬件电路及其相应的软件控制 程序查询方式 由CPU通过程序不断查询I O设备是否已经做好准备 从而控制I O设备与主 机交换信息 22 程序中断方式程序中断方式 中断服务程序中断服务程序 中断向量中断向量 程序中断方式 CPU在启动I O设备后 bu查询设备是否已准备就绪 继续执行自身程序 只是当I O设备准备就绪并向CPU发送中断请求后才予以响应 中断服务程序 流程 保护现场 中断服务 恢复现场 中断返回 中断向量 CPU响应了IO中断 就要暂停现行的程序 转去执行该设备的中断服务程序 不同的设备有不同的中断服务程序 每个服务程序都有一个入口地址CPU必须找到这个入口地址 中断地址形成部件的输入是排队器的输出 它的输出是中断向量 23 DMA 方式方式 主存与IO设备之间有一条数据通路 主存与IO设备交换信息时 无须调用终端服务程序 与程序中断方式相比 DMA方式有如下特点 1 从数据传送看 程序中断方式靠程序传送 方式靠硬件传送 2 从CPU响应时间看 程序后中断方式是在一条指令执行结束时响应的 而DMA方式可在 指令周期内的任意存取周期结束时间响应 3 程序中断方式有处理异常时间的能力 DMA方式没有这种能力 主要用于大批数据的传 送 如硬盘存取 图像处理 高速数据采集系统等 可调高数据吞吐量 4 程序中断方式需要中断现行程序 故需要保护现场 DMA方式不中断现行程序 无须保 护现场 5 DMA的优先级比程序中断的优先级高 3 计算 分析 设计题 例 4 1 pp 94 字扩展和位扩展 例 4 2 pp 95 字扩展和位扩展 例 4 3 pp 97 字扩展和位扩 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 例 4 8 pp 120 地址格式 例 4 9 pp 120 直接 项联映射地址格式 第 6 章 6 1 6 2 6 3 2 6 4 1 中的计算题 浮点数 例 9 1 pp 382 微操作 例 9 2 pp 383 没看过 例 10 4 pp 408 编码方式 直接和字段直接编码需要的位数 例 10 5 10 6 pp 412 以前没看过 微指令格式 1 使用 4K 8 的 RAM 芯片组成一个容量为 8K 16 的存储器 画出扩展后生成的 8K 16 存储器的结构图 使用 4K 8 的 RAM 芯片组成一个容量为 8K 16 的存储器 画出扩展后生成的 8K 16 存 储器的结构图 2 设 CPU 共有 16 根地址线 8 根数据线 MREQ 为访存控制信号 WR 为读写控制信号 现提供如下芯片 1K 4 RAM 4K 8 RAM 2K 8 ROM 以及 74138 译码器和各种门电路 画出 CPU 和存储芯片的连接图 要求 主存地址空间分配为 8000H 87FFH 位系统程序区 用 ROM 8800H 8BFFH 为用户程序区 用 RAM 8000H 87FFH 2K 8800H 8BFFH 1K MREQ A15 G1 A10 G2A A14 A13 G2B A12 A11 C B A Y1 Y0 2K 8 CS 1K 41K 4 ROM RAM CS RAM 3 某计算机主存 4MB Cache 4096B 字块长度为 8 个字 32 位 字 1 若采用直接映象 为了完成主存地址到 Cache 地址的映射 主存地址各字段应该如何分 配 2 若采用全相联 主存地址各字段应该如何分配 3 若采用两路组相联 主存地址各字段应该如何分配 4 若采用四路组相联 主存地址各字段应该如何分配 1 2 3 4 4 用一条 4 段浮点加法器流水线求 8 个浮点数的和 Z A B C D E F G H 画出 流水线时空图 计算流水线的吞吐率 效率 加速比 参考 pp 354 例 8 1 7 个浮点加法共用了 15 个时钟周期 流水线的吞吐率为 TP n Tk 7 15 t 0 47 1 t 流水线的加速比为 S T 0 Tk 4 7 t 15 t 1 87 流水线的效率为 E T 0 k Tk 4 7 t 4 15 t 0 47 加法器的工作原理 3 实验项目名称 八位寄存器的设计 实验内容及要求 用门电路设计一个八位寄 存器 要求 具有一个时钟 输入端 CLK 一个复位端 RE 八个并行数据输入端 八个数据