实验16-集成逻辑门测试.pptx

实验目的掌握利用函数信号发生器输出数字方波信号 学习数字逻辑电平标准及特性参数的基本知识 练习TTL CMOS数字逻辑门芯片的使用 实验16集成逻辑门特性测试 逻辑门电路的主要参数及使用规则 结合TTL门掌握逻辑门电路参数定义TTL器件的使用规则CMOS门的主要参数及使用规则扩展知识简述 1 TTL与非门电路的主要参数 静态功耗PD 输出高电平VOH 输出低电平VOL 扇出系数N 带负载能力 N 8 较强 空载10mW级 相对较大 VOH 3 5V VSH故为逻辑1 VOL 0 4V VSL 故为逻辑0 TTL标准高电平VSH 2 4V 低电平电压VSL 0 4V 平均传输延迟时间tpd tpd tPLH tPHL 2 表征门电路开关速度 ns纳秒级 TTL门较快 10ns级 直流噪声容限VNH和VNL 指输入端所允许的输入电压变化的极限范围 高电平噪声容限VNH VSH VON 低电平噪声容限VNL VOFF VSL 开门电平电压VON 允许的最小输入高电平电压值 约1 8V 即当输入在1 8V以上 TTL门电路判别输入为1 与非后门电路输出VOL 关门电平电压VOFF 约0 8V 即输入在0 8V以下 TTL门判别输入为0 与非后门输出VOH 1 TTL与非门电路的主要参数 测试TTL逻辑门电路的电压传输特性不仅能检查和判断门电路好坏 还可以从传输特性上直接读出其主要静态参数 如VOH VOL VON VOFF以及VNH VNL 1 TTL与非门电路的主要参数 2 TTL器件的使用规则 工作电源电压 VCC 要求比较严格 缺点之一 只允许在 5V 10 范围内 电源电压超过5 5V易损坏芯片 低于4 5V易导致逻辑功能不正常 实际使用时还要注意电源滤波 尽量缩短地线以减小干扰 可在电源端到地接1个100 F的电容做低频滤波及1个0 01 F 0 1 F的电容做高频滤波 用到的TTL门 器件 的多余输入端的连接 TTL或门 或非门多余输入端 显然不能悬空 只能接GND地 TTL与门 与非门多余输入端 理论上可悬空 视作高电平 但实用中易受到外界干扰 故实际电路中要接 VCC或与某个有用输入端并联 但会增加从信号获取的电流 TTL门输出端的连接不允许输出端直接连 5V或连地 除OC门和三态TS门外 其它门电路的输出端不允许并在一起使用 即不可线与 否则会引起逻辑混乱或损坏器件 2 TTL器件的使用规则 电源电压 VDD和VSS VDD接电源正极 VSS接电源负极 常为共地0V 不可以接反 VDD一般在 5V 15V较宽范围内均可正常工作 还允许波动 10 CMOS芯片优点之一 静态功耗 约在微瓦量级 很低 优于TTLmW 输出高电平VOH VOH VDD 0 5V为逻辑1 输出低电平VOL VOL VSS 0 5V为逻辑0 输入高 低电平 ViH 0 7VDD ViL 0 2VDD 平均传输延迟时间tpd 相对大 50ns级 缺点 3 CMOS门参数及使用规则 CMOS门多余输入端的连接 用到的逻辑门的多余输入端不能悬空 必须按逻辑要求接 VDD或VSS CMOS输入端悬空时 极易受到感应信号干扰出现错误的输出 甚至造成输入端永久性的击穿损坏 3 CMOS门参数及使用规则 CMOS门输出端的连接 与TTL门规则相同 除了三态门和OC门 输出端不允许并接恒定 电压或其他器件的输出端 扇出系数N 一般取N 10 20 稍强于TTL CMOS输入电流超过1mA就有可能烧坏 注意各种保护措施 4 相关扩展知识 TTL电路的速度快 传输延迟时间短 10ns级 但功耗大 mW级 工作电源范围严格 5V左右 CMOS电路的速度慢 传输延迟时间长 50ns级 但功耗低 静态功耗uW级 工作电源范围很宽3 18V 其直流噪声容限也高 本实验是为了让大家对数字逻辑电平标准及特性参数有个基本概念 上述参数不绝对 在实际工程中 严格条件下 必须要根据芯片生产商给的DataSheet所列明的参数来做相应选择或处理 4 相关扩展知识 74标准TTL 10mWCD40常用小规模CMOS0 7mW 动态功耗 现代发展 课程用的 74LS低功耗肖特基TTL2mWCC40国产的40系列0 7mW74HC高速CMOS0 2mW延迟10ns级 兼具LS高速 低延迟和CMOS低功耗 工作电源2 6V 74HCT兼容TTL电平标准的高速CMOS当代发展新器件中的新数字电平标准 LVTTL LVCMOS ECL PECL LVPECL RS232 RS485 高速的LVDS GTL 数字芯片电平标准转换问题 同样 5V工作电源电压74LS系列的TTL门电路输出VOH min 仅2 7V而CD40系列的CMOS电路VIH min 3 5V74HC系列的高速CMOS电路VIH min 3 15V根据前述特性参数可看出 在同样 5V电源电压情况下 CMOS电路可以直接驱动TTL电路 而TTL电路常常难以直接驱动CMOS电路 故实验中尽量不要杂用TTL CMOS门电路芯片 必要时用适当方法 如上拉电阻等 作电平转换 普通逻辑门的输出端不能并联 线与 使用 源于 OC门输出端是悬空的 使用时一定要在输出端与电源之间接电阻 也因此 OC门输出可以线与 自学 线与和集电极开路OC门 实例 74HC03是二输入与非OC门 管脚定义与74LS00相同 VOL n个OC门线与驱动TTL门电路 IIL IIL IL IOL VOH VOH IOH 多OC门输出线与驱动TTL门电路 n个OC门输出线与 其中任一OC门输出为低 逻辑总输出即为0 电路中电流情况如右图 依此可算出外接电阻允许的最小值 VOH n个OC门线与驱动TTL门电路 IIH IIH IL IOH 结合前述 线与的OC门输出全为高 逻辑总输出即为1 电路中电流情况如右图 依此可算出外接电阻允许的最大值 多OC门输出线与驱动TTL门电路 三态门 三态门 简称TS Three stateLogic 门 是在普通门电路的基础上 加使能控制端EN和控制电路 三态门除了通常的高 低电平两种输出状态外 还有第三种输出状态 高阻态 处于高阻态时 电路与负载之间相当于开路 实验23用到74HC125 也因此三态门输出可以并接为共享总线形式 但禁止同时选通占用 故虽然输出并接 但并非线与 三态门 实验23用到74HC125 本次实验内容1 测量TTL CMOS与非门输出高 低电平 通常VOH输出带下拉也应该在3V以上 低于该值建议弃用 根据测量的器件标明管脚号 再接线 74HC管脚同74LS 但40不同 内容2 测量门传输延迟时间 tpd 纳秒级别 用多个门电路串联测量再做平均 n为门个数 时基要展开很宽 500Hz数字电平方波 展宽波形后仍难同时观测到双边沿 可先测单边 然后调整示波器 触发设置 边沿类型 上边沿 下边沿 可测另一边 实在不行则假设两边对称 以单边沿来推算 74HC管脚同74LS 但4011不同 自学自练 示波器Cursor光标测量操作 内容2 测量门传输延迟时间 信号源的数字电平方波 同步 输出 TTL波形 3V的CMOS波形 15V的CMOS波形 数字电平方波信号来自同步输出 数字实验常用到 只方波 能调频率和占空比 幅度则由右边旋钮调 内容3 测量电压传输特性 在示波器上用X Y显示方式观察曲线 并用坐标纸描绘出特性曲线 在曲线上标出VOH VOL VON VOFF 计算VNH VNL 相关仪器操作还记得否 直流电平 直流耦合 0电平指示X Y显示切换 X Y下定原点 读数 示波器X Y方式操作 操作要点 1 确认CH1 CH2信号本身正确 正常YT方式 CH1 输入 CH2 输出 耦合 直流 垂直灵敏度合适 两通道零电平位置重合并对准屏幕中线 之后不要再随意动通道Position 或直接在X Y显示下确定坐标原点 2 切换模式 TekTDS示波器 Display命令键 屏显菜单中 格式 DS2000示波器 水平调节菜单键 屏显菜单中 时基 由YT XY 3 确定XY坐标系 原点在屏幕中心点或操作确定 根据垂直灵敏度读取关键点数据 作图 X Y方式 CH1 X轴接电路输入信号 CH2 Y轴接电路输出信号 所以构成的曲线称为电路的输入输出传输特性曲线 还记得么 74LS00电压传输特性 根据原点和通道垂直灵敏度 从电压传输特性曲线上直接读出其主要静态参数具体数值并标记 如VOH VOL VON VOFF以及VNH VNL 门输出翻转时 出现负电压毛刺之类不稳定现象 可以在负载电阻上并联0 01uF电容 降低速度 CD4011电压传输特性 芯片管脚图 74HC与LS相同 与40 xx不相同 数字芯片工作电源及布线问题 Vcc VDD 5V GND Vss 电源负极 公共地 常用于数字实验的固定5V电源 专线分色 缺口齐左 利用边条 横平竖直 不要跨片飞线 选做内容 OC门的应用 教材p129面实验内容8估算并选取适当电阻 再根据实际 二极管不能过亮或太暗 调整 74LS03是OC二输入与非门 虽管脚定义与74LS00相同 但输出要加上拉电阻 1 电源 5V核对无误 再接入 尽量用固定5V端 2 普通TTL CMOS门输出端不能短路 线与 3 用到的门的多余输入端处理方法 TTL与非门 与门 并联 接 5V 悬空TTL或非门 或门 并联 接地 悬空CMOS电路的任何多余输入端均不能悬空 4 示波器 通道设置 务必保持 直流耦合