加法器课程设计---四位二进制同步加法计数器.doc

沈阳理工大学专用纸 沈阳理工大学 I 成 绩 评 定 表 学生姓名班级学号 专 业课程设计题目四位二进制同步加法器 缺 0000 0001 0100 0101 评 语 组长签字 成绩 日期 20 年 月 日 沈阳理工大学专用纸 沈阳理工大学 II 课程设计任务书课程设计任务书 学 院专 业 学生姓名班级学号 课程设计题目四位二进制同步加法计数器 缺 0000 0001 0100 0101 实践教学要求与任务实践教学要求与任务 1 了解数字系统设计方法 2 熟悉 ISE 仿真环境及 VHDL 下载 3 熟悉 Multisim 仿真环境 4 设计实现四位二进制同步加法计数器 缺 0000 0001 0100 0101 工作计划与进度安排工作计划与进度安排 第一周 熟悉 Multisim 及 Xilinx 及 Xilinx ISE 环境 练习数字系统设计方法 第二周 1 在 ISE 环境中仿真实现四位二进制同步加法计数器 缺 0000 0001 0100 0101 2 在 Multisim 环境中仿真实现四位二进制同步加法计数器 缺 0000 0001 0100 0101 并通过虚拟仪器验证其正确性 指导教师 201 年 月 日 专业负责人 201 年 月 日 学院教学副院长 201 年 月 日 沈阳理工大学专用纸 沈阳理工大学 III 目录目录 一 课程设一 课程设计计目的目的 1 二 设计框图二 设计框图 1 三 三 实现实现过程过程 1 1 Xilinx ISE10 1 实现过程实现过程 VHDL 1 1 1 建立工程 2 1 2 调试程序 4 1 3 波形仿真 5 1 4 引脚锁定与下载 7 1 5 仿真结果分析 10 2 2 Multisim10Multisim10 实现过程实现过程 电路设计电路设计 10 2 1 设计原理 10 2 2 基于 Multisim 的设计电路 13 2 3 虚拟观察的波形 14 2 4 仿真结果分析 14 四 四 设计总结设计总结 15 五 参考文献五 参考文献 15 沈阳理工大学专用纸 沈阳理工大学 1 四位二进制 加法计数器 一一 课程设计的目的课程设计的目的 1 了解数字系统设计原理及方法 2 熟悉 Xillinx ISE 仿真环境及 VHDL 下载 3 熟悉 Mutisim 仿真环境 4 设计实现 四位二进制加法计数器 缺 0000 0001 0100 0101 二 设计框图二 设计框图 输入计数器脉冲 CPC 送给高位的进位信息 由题目可知 无效状态为 0000 0001 0100 0101 根据二进制递增计数的 规律 可看出状态图如图 1 所示 0010 0011 0110 0111 1000 1001 1111 1110 1101 1100 1011 1010 图 1 状态图 三 实现过程三 实现过程 1 Xilinx ISE10 1 实现过程实现过程 VHDL 代码 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL entity count16 is PORT cp r INSTD LOGIC q OUT STD LOGIC VECTOR 3 DOWNTO 0 end count16 沈阳理工大学专用纸 沈阳理工大学 2 ARCHITECTURE Behavioral OF count16 IS SIGNAL count STD LOGIC VECTOR 3 DOWNTO 0 BEGIN PROCESS cp r BEGIN if r 0 then count 1111 elsiF cp EVENT AND cp 1 THEN if count 1111 THEN count 0010 ELSE count count 1 if count 0011 THEN count 0110 ELSE count count 1 END IF end if END PROCESS q next 直至 finish 沈阳理工大学专用纸 沈阳理工大学 3 沈阳理工大学专用纸 沈阳理工大学 4 1 2 调试程序 右击 xc95108 15pc84 选 New Source 再选 VHDL Module 后 填加文件名 例 File name hll next Port Name 中随便填 A finish 沈阳理工大学专用纸 沈阳理工大学 5 写入程序 保存程序 双击 Implement Design 或右键 Run 运行程序 调试成功显示如下 1 3 波形仿真 回到 vi vhd 界面 右键点击 v1 Behavioral v1 vhd 选 New Source Test Bench WaveForm File Name t1 测试波形文件名 tt next 连接 v1 next finish 沈阳理工大学专用纸 沈阳理工大学 6 左侧 Sources for 栏内选择 Behavioral Simulation 选择 tt 打开 Processes 下的 Xilinx ISE Simulator 如图 沈阳理工大学专用纸 沈阳理工大学 7 点击 Simulate Behavioral Model 或右键 RUN 运行仿真波形 如下时序图 1 4 引脚锁定与下载 左上侧 Source for 选项中选择 Synthesis Implementation 左下侧 Processes User Constraints Assign Package Pins 分配引脚 Cp key1 r sw1 q3 L1 q2 L2 q1 L3 q0 L4 点击保存 OK 沈阳理工大学专用纸 沈阳理工大学 8 回到 ISE Processes Implement Design Optional Implementation Tools 双击 Lock Pins 锁定引脚 Processes Implement Design 双击 Generate Programming File Configure Device iMPACT 默认 JTAG finishi v1 jed Open 沈阳理工大学专用纸 沈阳理工大学 9 右键点绿 Progaram OK 结束下载 调试时 sw 向上是 1 灯亮为 1 沈阳理工大学专用纸 沈阳理工大学 10 1 5 仿真结果分析 因为我的题目是四位二进制减法计数器 0000 0001 0100 0101 所以计数器是从 15 直接跳变成 2 再从 3 直接跳变成 5 其余的数正常跳变 而根据波形仿真图可以十分清楚地看出波形跳变过程 符合开始的设计框图 2 2 Multisim10Multisim10 实现过程实现过程 2 1 设计原理 1 选择触发器 选用由于 JK 触发器功能齐全 使用灵活 在这里选用 4 个 CP 下降沿触发的边沿 JK 触发 器 2 求时钟方程 状态方程 1 求时钟方程 采用同步方案 故取 CP0 CP1 CP2 CP3 CP CP 是整个要设计的时序电路的输入时钟脉冲 沈阳理工大学专用纸 沈阳理工大学 11 2 求状态方程 由图 1 所示状态图可直接画出如图 2 所示电路次态的卡诺图 再分解 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 开便可以得到如图 2 所示各触发器的卡诺图 n Q1 n Q0 n Q3 n Q2 00011110 00XXXX0010XXXX0011 01XXXX011010000111 1111011110XXXX1111 101001101011001011 图 2 次态的卡诺图 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q n Q1 n Q0 n Q3 n Q2 00011110 00X0X0 01X010 1111X1 101111 a 沈阳理工大学专用纸 沈阳理工大学 12 n Q1 n Q0 n Q3 n Q2 00011110 00X0X0 01X101 1111X1 100010 b n Q1 n Q0 n Q3 n Q2 00011110 00X1X1 01X101 1101X1 100101 c n Q1 n Q0 n Q3 n Q2 00011110 00X0X1 01X001 1110X1 101001 d 图 3 各触发器的卡诺图 a 的卡诺图 b 的卡诺图 c 的卡诺图 d 的卡诺图 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 显然 由图 3 所示各卡诺图便可很容易地得到 沈阳理工大学专用纸 沈阳理工大学 13 1 QQ QQQQQ QQQQQQQ QQQQQ nn nnnnn nnnnnnn nnnnn 0 1 0 1010 1 1 201201 1 2 3301 1 3 4 求驱动方程 JK 触发器的特性方程为 nnn QKQJQ 1 与特性方程做比较 可得 2 1 0 0 0 0 1 1 01 2 2 3 013 KJ QKJ QQKJ K QQJ n nn nn 2 2 基于 Multisim 的设计电路 根据所选用的触发器和时钟方程 输出方程 驱动方程 便可以画出如图 5 所示的逻辑 电路图 图 4 逻辑电路图 沈阳理工大学专用纸 沈阳理工大学 14 2 3 虚拟观察的波形 图 5 逻辑分析图 检查电路能否自启动 将无效状态 0000 0001 0100 0101 代入式 1 进行计算 结果如下 0000 00010010 有效状态 0100 01010110 有效状态 可见 所设计的时序电路能够自启动 2 4 仿真结果分析 我的题目是四位二进制加法计数器 缺 0000 0001 0100 0101 在 multisim 中 计数器也 是从 15 直接跳变成 2 再从 3 直接跳变成 5 其余的数正常跳变 小灯根据数字的变化 有规律地亮灭 例如 当计数器加到 1001 是 会出现以下现象 从左数第一个和第四个 小灯是亮的 而第二个和第三个小灯是灭的 以此类推 而当最后计数器加到 1111 时 要进行进位 变成 0000 这个时候表示进位的绿灯会变亮 而且时序图会按照设计的那 样进行 类似于 ISE 的仿真波形图 沈阳理工大学专用纸 沈阳理工大学 15 四 设计总结四 设计总结 1 实验中遇到的问题 在用 multisim 做仿真波形图时 最开始检查的仿真结果是错的 波形不对 2 解决办法 为了解决问题 我又从画卡诺图开始重新算 一步一步检查 后来发现的卡诺 1 2 n Q 图上的一个 1 忘记画圈了 结果就造成了少了一个项 波形图和我的题目的波形不 1 2 n Q 符合 然后我重新求出驱动方程 也就是把加上一项 另外的驱动方程不用改 结