晶圆封装测试工序和半导体制造工艺流程.doc_第1页
晶圆封装测试工序和半导体制造工艺流程.doc_第2页
晶圆封装测试工序和半导体制造工艺流程.doc_第3页
晶圆封装测试工序和半导体制造工艺流程.doc_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

晶圆封装测试工序和半导体制造工艺流程.txt昨天是作废的支票;明天是尚未兑现的期票;只有今天才是现金,才能随时兑现一切。人总爱欺骗自己,因为那比欺骗别人更容易。A.晶圆封装测试工序一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状 ,以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上,其目的在于注明商品之规格及制造者等资讯。 (7) 检验(inspection) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之检验之目的为确定构装完成之产品是否合与使用。其中项目包括诸如:外引脚之平整性、共面度、脚距、印字是否清晰及胶体是否有损伤等的外观检验。 (8) 封装 制程处理的最后一道手续,通常还包含了打线的过程。以金线连接芯片与导线架的线路,再封装绝缘的塑料或陶瓷外壳,并测试集成电路功能是否正常。 2. 测试制程(Initial Test and Final Test) (1) 芯片测试(wafer sort) (2) 芯片目检(die visual) (3) 芯片粘贴测试(die attach) (4) 压焊强度测试(lead bond strength) (5) 稳定性烘焙(stabilization bake) (6) 温度循环测试(temperature cycle) (7) 离心测试(constant acceleration) (8) 渗漏测试(leak test) (9) 高低温电测试 (10) 高温老化(burn-in) (11) 老化后测试(post-burn-in electrical testB.半导体制造工艺流程 NPN高频小功率晶体管制造的工艺流程为:外延片编批清洗水汽氧化一次光刻检查清洗干氧氧化硼注入清洗 UDO淀积清洗硼再扩散二次光刻检查单结测试清洗干氧氧化磷注入清洗铝下CVD清洗发射区再扩散三次光刻检查双结测试清洗铝蒸发四次光刻检查氢气合金正向测试清洗铝上CVD检查五次光刻检查氮气烘焙检查中测中测检查粘片减薄减薄后处理检查清洗背面蒸发贴膜划片检查裂片外观检查综合检查入中间库。PNP小功率晶体管制造的工艺流程为:外延片编批擦片前处理一次氧化QC检查(tox) 一次光刻QC检查前处理基区CSD涂覆CSD预淀积后处理QC检查(R)前处理基区氧化扩散QC检查(tox、R)二次光刻QC检查单结测试前处理POCl3预淀积后处理(P液)QC检查前处理发射区氧化QC 检查(tox)前处理发射区再扩散(R)前处理铝下CVDQC检查(tox、R)前处理HCl氧化前处理氢气处理三次光刻QC检查追扩散双结测试前处理铝蒸发QC检查(tAl)四次光刻QC检查前处理氮气合金氮气烘焙QC检查(ts)五次光刻QC检查大片测试中测中测检查(粘片减薄减薄后处理检查清洗背面蒸发 贴膜划片检查裂片外观检查)综合检查入中间库。GR平面品种(小功率三极管)工艺流程为:编批擦片 前处理一次氧化QC检查(tox)一次光刻QC检查前处理基区干氧氧化QC检查(tox)一GR光刻(不腐蚀) GR硼注入湿法去胶前处理GR基区扩散QC检查(Xj、R)硼注入前处理基区扩散与氧化QC检查(Xj、tox、 R)二次光刻QC检查单结测试前处理发射区干氧氧化QC检查(tox)磷注入前处理发射区氧化和再扩散前处理 POCl3预淀积(R)后处理前处理铝下CVDQC检查(tox)前处理氮气退火三次光刻QC检查双结测试 前处理铝蒸发QC检查(tAl)四次光刻QC检查前处理氮气合金氮气烘焙正向测试五次光刻QC检查大片测试中测编批中测中测检查入中间库。双基区节能灯品种工艺流程为:编批擦片前处理一次氧化QC 检查(tox)一次光刻QC检查前处理基区干氧氧化QC检查(tox)一硼注入前处理基区扩散后处理QC检查(Xj、R)前处理基区CSD涂覆CSD预淀积后处理QC检查(R)前处理基区氧化与扩散QC检查(Xj、tox、 R)二次光刻QC检查单结测试磷注入前处理发射区氧化前处理发射区再扩散前处理POCl3预淀积(R) 后处理前处理HCl退火、N2退火三次光刻QC检查双结测试前处理铝蒸发QC检查(tAl)四次光刻QC检查 前处理氮氢合金氮气烘焙正向测试(ts)外协作(ts)前处理五次光刻QC检查大片测试测试ts中测编批 中测中测检查入中间库。变容管制造的工艺流程为:外延片编批擦片前处理一次氧化QC检查 N+光刻QC检查前处理干氧氧化QC检查P+注入前处理N+扩散P+光刻QC检查硼注入1前处理 CVD(LTO)QC检查硼注入2前处理LPCVDQC检查前处理P+扩散特性光刻电容测试是否再加扩电容测试.(直到达到电容测试要求)三次光刻QC检查前处理铝蒸发QC检查(tAl)铝反刻QC检查前处理 氢气合金氮气烘焙大片测试中测电容测试粘片减薄QC检查前处理背面蒸发综合检查入中间库。P+扩散时间越长,相同条件下电容越小。稳压管(N衬底)制造的工艺流程为:外延片编批擦片前处理一次氧化QC检查P+光刻QC检查前处理干氧氧化QC检查硼注入前处理铝下 UDOQC检查前处理P+扩散特性光刻扩散测试(反向测试)前处理是否要P+追扩三次光刻QC检查前处理铝蒸发QC检查(tAl)四次光刻QC检查前处理氮气合金氮气烘焙大片测试中测。P+扩散时间越长,相同条件下反向击穿电压越高。肖特基二极管基本的制造工艺流程为:编批擦片前处理一次氧化QC检查(tox)P+光刻QC检查硼注入前处理

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论