八路定时抢答器的课程设计.doc

八路抢答器电路设计一设计要求1.设计一个可供8名选手参加比赛的8路数字显示抢答器。他们的编号分别为“1”“2”“3”“4”各用一个抢答按钮,编号与参赛者的号码一一对应，此外还有一个按钮给主持人用来清零。 2.抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出来。在主持人将系统清零后，若有选手按动按钮，锁存相应的编号，并在LED数码管上显示，（也可同时用扬声器发出报警声响提示）选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。3.抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作相差仅几毫秒，也能分辨出抢答者的先后顺序，即不显示后动作的选手编号。4.主持人有控制开关，可以手动清除复位。二抢答器的组成框图为使电路更加的完善，经过我们组一番讨论之后，决定在完成基本的抢答功能的前提下对其进行进一步的功能扩展，加入了定时和报警的功能，这样就构成最终的定时抢答电路。定时抢答器的总体框图如下图一所示，它是由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。图一 定时抢答器总体框图定时抢答器的工作过程是：接通电源时节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定时间。当主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”的位置，扬声器给出声响提示，抢答器处于工作状态，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成一下四项工作：（1）优先编码电路立即分辨抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器发出短暂声响，提醒节目主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次抢答；（4）控制电路要使定时器停止工作，时间显示器上显示剩余抢答的时间，并保持到主持人将系统清除为止。当选手将问题回答完毕后，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮的抢答。三电路设计 1抢答电路设计抢答电路有两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其他选手随后R的按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，其电路组成如图二 所示。工作过程：当主持人控制开关S置于清零端时，RS触发器的R非端均为，个触发器输出（Q4Q1）全部置，使74LS48的BI的非 ，显示器灯灭；74LS148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。当主持人把开关S置于开始时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0的非=010，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，74LS279处于工作状态，Q4Q3Q2 =101,74LS148处于工作状态，经74LS48译码后，显示器显示为。此外，CTR=1，使74LS148的ST的非为高电平，74LS148处于禁止工作状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX的非为高电平， 但由于CTR维持高电平不变，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性。如有再次抢答需由主持人将开关重新置“清除”，电路复位。图二 抢答电路2定时电路设计节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过可预置时间的电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，在其数据预置端预置时间。例如时间为30秒，可在两片74LS192的数据预置端接入电平LLHH LLLL，具体电路如下图三所示。3报警电路设计这部分我们由555定时器和三极管构成，报警电路如下图四所示。其中555构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管输出推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，而PR为低电平时，电路停振。图三 定时电路图四 报警电路4时序控制电路设计时序控制电路是抢答器设计的关键，它要完成以下三项功能：(1)主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。 (2)当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。(3)当设定的抢答时间到而无人抢答时，报警器短暂发声并锁存抢答电路和定时电路根据上面的功能要求以及抢答器电路，时序控制电路的设计如图四所示。图五 （a）抢答与定时时序控制电路 （b）报警时序控制电路图（a）中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST的非。图(a)的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于抢答电路中的74LS279的输出 CTR=0，经G3反相， A1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于定时电路的74LS192的错位输入端BO2的非=1，门G2的输出ST的非 =0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，CTR1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST的非 =1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，来自74LS192的BO2的非=0，ST的非 =1，74LS148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能的要求。同理，可分析设计将集成单稳态触发器74LS121用于控制报警电路及发声的时间，如图（b）所示。 5、整机电路设计经过上面各单元电路的设计，可以得到定时抢答电路的整机电路，整机电路如下图所示。关于参数：发声延迟0.5秒，fo143（R12R2）C，权衡考虑到元器件的成本和74LS121的相关性质（下文有说明），最终选择的电阻值为R1=15K，R2=68K，C=10uF。五主要元器件介绍（分析、设计中选件的理论基础）五各集成芯片功能介绍（1）74LS48 74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器，其真值表见表一所示，它的功能简图和管脚引线图如A图所示。 A图： 表一、 表一： 74LS48BCD七段译码驱动器真值表 （2）74LS192 74LS192具有下述功能： 异步清零：CR=1，Q3Q2Q1Q0=0000 异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数 （异步级联方式的特点是：用前级计数器的输出作为后级计数器的时钟信号。）如图所示，用两片74LS192构成M=100的计数器。 74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后，负脉冲输出 BO为借位输出：0000状态后，负脉冲输出。 （3）74LS148 74LS148是8-3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。 (4)74LS279TTL集成触发器74LS279逻辑符号如图B所示。每个74LS279包含四个独立的用与非门组成的基本RS触发器。R=1,S=0时，Qn+1=1,触发器置1状态 R=0,S=1时，Qn+1=0,触发器置0状态 R=1,S=1时，Qn+1=Qn,触发器保持原来状态 R=0,S=0时，触发器状态不稳（不允许这种输入存在） （5）74LS121 TTL集成器件74121是一种不可重复触发集成单稳态触发器 关于定时：单稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接在芯片的10、11引脚之间。若输出脉宽较宽，而采用电解电容时，电容C 的正极连接在C ext输出端（10脚）。对于定时电阻，使用者可以有两种选择：采用内部定时电阻（2 k），此时将9号引脚（R int）接至电源V CC（14脚）。采用外接定时电阻（阻值在1.440k之间），此时9脚应悬空，电阻接在11、14脚之间。74121的输出脉冲宽度t W0.7RC。通常R的数值取在230k之间，C 的数值取在10pF10F之间，得到的取值范围可达到20ns200ms。 该式中的R可以是外接电阻Rext，也可以是芯片内部电阻R int (约2k)，如希望得到较宽的输出脉冲，一般使用外接电阻。 （6）NE555 NE555是时基集成电路，它在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳态和无稳态的组合等。 NE555时基电路封装形式有两种，一是DIP双列直插8脚封装