新型漏电保护控制系统最终完结版 2.doc

新型漏电保护控制系统陈宇昆、陈斯丹、苏文君、刘莉、许春木 摘要拟设计的新型漏电保护器是适用于电网的分级保护的漏电保护器核心控制芯片，其中芯片1为家用漏电保护器专用集成电路芯片，具有可编程功能，通过编程即刻适用于末级保护的家用漏电保护电器，又可适用于分支保护的剩余电流断路器。 关键字：漏电保护、集成电路、国家标准、抗干扰ABSTRACT The new design to leakage protector is applicable to the classification of protection grid leakage protector core control chip, including chip 1 for the home the leakage protector application-specific integrated circuit chips, have programmable function, through the programming instantly applies to the last stage of household electric leakage protection protection, and can be applied to the rest of the current circuit breaker protection branch. Keywords:Leakage protection, integrated circuit, the national standard, anti-jamming 引言随着我国经济的迅速发展和人民生活水平的不断提高，家用电器和工业电器的数量迅速增加，各种电器已经和人们的日常生活密切相关，人们对用电的安全性和可靠性的要求也越来越高。本项目从中国电网的实际情况出发，开发出漏电保护器专用集成电路芯片。目前包括一块集成电路芯片：家用漏电保护器专用集成电路芯片，可以构成具有动作电流和动作时间级差相互配合的分级保护，最大限度的保证电力设备及人民生命安全。一、方案论证与比较1.1芯片封装评估本项目的家用漏电保护器专用集成电路芯片共有9个管脚，可以采用以下封装方案：方案一：SIP封装格式。单列直插式封装，引脚从封装一个侧面引出，排列成一条直线。引脚中心距通常为2.54mm，引脚数为2 至23个。方案二：DIP封装格式。双列直插形式封装，有两排引脚其引脚数一般不超过100个。由于本项目的芯片只有一排引脚，故采用SIP9封装格式。1.2芯片振荡器电路设计评估方案一：芯片外晶振方案二：集成到芯片内 由于芯片需要实现延时处理的功能，因此必须要有计时的基准，如果使用芯片外的晶振作为芯片计时的基准，外围应用电路会更复杂，而芯片外围应用电路的PCD板的面积要求很高，使用片外晶振会使PCD板的元器件排列不下，因此选择方案二，将振荡器集成到芯片内。 1.3 芯片内部振荡器选择评估方案一：电压控制振荡器（VCO）方案二：电流控制振荡器（ICO）从精度的方面考虑，由于电流控制振荡器的精度较高，并且如果能够对充放电电流进行微调的话，精度还可以进一步提升，所以我们选择方案二。1.4振荡频率选择在本项目的芯片中，由于希望能够将芯片的面积缩至最小，要求振荡器的振荡频率要较高，但高的振荡频率会产生高的噪声及干扰信号，影响其他电路模块的正常工作，因此在权衡之下我们选择40KHz的振荡频率，在保证低干扰的情况下尽量减小面积。二、电路设计2.1、家用漏电保护器集成电路芯片的应用电路图 在进行芯片的系统定义时,需要将芯片放入系统中,构建好外围的应用电路,将芯片应实现的功能和外围应用电路应实现的功能划分清楚,这样才能使设计出来的芯片能够实用化,能够推向市场,获得市场的承认。本项目芯片的应用电路如图2.1所示,从图中可以看出此芯片在应用上采用单芯片解决方案,一块芯片就可以完成漏电保护和过电压保护的功能,而且外围电路元器件数目适中,而且大多为普通碳膜电阻及普通贴片电容,价格低廉,整体方案非常具有竞争力.图2.12.2、运算放大器电路的设计 芯片所需要处理的信号为微弱信号，电压幅度为几毫伏至几十毫伏，为了保证漏电芯片在芯片内部处理的精确度，需要对输入的漏电信号放大至几百毫伏，因此，必须设计一个运算放大器电路，闭环放大倍数为64倍。由于运算放大器的开环增益受偏置电流、MOS管的阈值电压及工艺偏差等影响变化很大，很难做到非常稳定，因此一般都将运算放大器闭环使用，引入负反馈使得放大器能够精确地产生所需的放大倍数，如图2.2，电阻R1和R2构成反馈网络，将输出反馈至运算放大器的反向输入端，而运放的正向输入端及输入小信号与交流小信号地连接，因此，输入信号Vin与输出信号Vout的关系为： (Vin+(（Vout-Vin）/(R1+R2)*R1)(-A)=Vout整理得闭环增益: Av=Vout/Vin=-R2*Af/(R1(1+Af)其中f=R1/(R1+R2),为负反馈的反馈因子，由闭环增益的公式可以看出，运放的闭环结构的增益是有误差的，误差为Error%=1/（1+Af），对于64倍的闭环放大倍数，R2/R1约为64，因此反馈因子f=R1/(R1+R2)约为1/65，这个数字很小，因此要使得放大器的误差小于1%，其开环增益至少应为76dB，由于芯片需要处理的信号为50Hz信号，因此，无需高带宽的运放，基于方便信号处理的角度出发，带宽可以选的小一点。图2.22.3、比较器电路的设计在本芯片中，需要将经过运算放大器放大过的漏电信号与芯片内部的基准电压进行比较，故要使用到比较器。为了减少输入共模电压范围对比较器的影响，设计了NMOS输入管比较器。NMOS输入管比较器的电路图如图2.3所示，要使得图中的M1、M2管工作在饱和区，则输入共模电平最小值应为VdS5+Vgs1，2，输入共模电压的范围为Vds5+Vgs1,2,Vdd,因此,此类型的比较器适用于高共模电平的比较.图2.3中的二级放大器的开环增益为: A=Gm1,2(ro4/ro2)Gm7(ro7/ro8)。开环增益决定比较器的精度，比较器的最小分辨电压为V=Vdd/A,这是比较器的重要指标之一，由于两集放大器的开环增益随工艺的变化较大，因此此类比较器的分辨电压也会在一定范围内变化，这是用普通两级放大器作为比较器的一个缺点，由于两级放大器开环使用，不存在稳定性问题，可以不对放大器进行Miller补偿。 图2.3 2.4、带隙基准源电路的设计本芯片采用的是自偏置Cascode结构的带隙基准源，此结构的带隙基准源具有结构简单。无需运算放大器，精度较高，版图面积小等优点。带隙基准源电路的完整结构如图2.4所示，M4至M13、R1、R2、Q1至Q3构成带隙基准源的主体部分，M4至M7构成Cascode结构的电流源，以保证留过Q1支路的电流I1与流过Q2支路的电流I2相等，M8至M11构成Cascode结构以保证A点与B点的电压相等，这样有： Vbgr=Veb3+I2*R2=Veb3+（V1*R2*Ln8）/R1图2.42.5、电压偏置电路的设计电压偏置电路的原理如图2.5所示，采用运算放大器和电阻R1、R2构成闭环负反馈结构来获得所需要的电压。此结构的好处是电源电压的变化对输出电压基本无影响，输出电压的表达式为： Vout=（Vbgr*（R1+R2）/R1图2.52.6、精确电流产生电路的设计精确电流产生电路的原理如图2.6所示，利用放大器的闭环结构，在MOS管Mn上产生一个大小为I=Vbgr/Rd 的电流，并通过PMOS电流镜镜像，作为ICO模块的充电电流和其他模块的偏置电流。其中R为片外金属膜电阻（1%精度），可以通过调整此电阻的阻值来对振荡器的充电电流进行微调。图2.62.7、振荡器电路的设计在本芯片中，由于希望能够将芯片的版图面积压缩至最小，要求振荡器的振荡频率要最高，但是高的振荡频率会产生高的噪声及干扰信号，影响其他电路模块的正常工作，因此需要进行权衡，芯片选择40KHz的振荡频率，在保证低干扰的情况下减少了版图面积。振荡器电路的电路原理如图2.7所示，其基本的工作原理为利用精确的恒流源对电容C进行充放电，将此充放电的频率进行整形等处理，即可得到所需的时钟基准信号。工作过程：为了更好地解释振荡器的工作过程，设定初十时候a点的电压为0，则b点电压为Vdd，此时M2管导通，M1管截止，M3、M4也截止，充电电流I1co全部通过M2对电容C进行充电，此时由于电容两端电压较低，使得M5处于深线性区，故M5的漏端电压为Vdd，随着时间推移电容两端的电压逐渐升高，由于Vbias控制M6管提供的电流较小，M5仍然一直工作在线性区，当电容两端电压达到Vdd-Vsg5时，M5管截止，M6进入深线性区，M5管漏端电压迅速降为0，从而导致模块输出翻转，a点电压变为Vdd，b点电压变为0，M2管截止，M1管开启，电容通过M3、M4构成的电流镜进行放电，放电电流仍为I1co，此时电容两端的电压开始下降，M5管又重新开启，由于此时M6、M7管均开启，因此随着电容两端电压的下降，M5的漏端电压也慢慢上升，一直打到M8、M9的反向器的翻转阈值，a点电压又变为0，至此一个周期的工作过程完成。图2.72.8、电压缓冲电路的设计电压缓冲电路的基本原理为两个单位增益的放大器并联使用，使得输入电压Vin在0和Vdd之间变化时输出电压Vout能够跟随Vin变化，并且能够对外提供电流的驱动能力及吸收能力，其结构如图2.8所示，两个放大器分别采用PMOS输入级和NMOS输入级，使得缓冲器的输入电压达到轨到轨，输出Mn管和Mp管构成AB类的输入级，功耗低且能够得到轨到轨的输出电压。图2.82.9、上电复位电路的设计上电复位电路的具体电路如图2.9所示，可以解释此电路的具体工作过程：由于M1和M2结成二极管，因此，在电源电压Vdd上升到（Vsg1+Vsg2）之前，M3先处于截止区，然后处于深线性区，a点的电压为0，b点电压随着电源变化而变化，c点的电压为0，随着电源电压的进一步升高，a点电压开始升高，当a点电压达到M4、M5构成的反向器的翻转阈值时，b点电压变为0，c点电压翻转，变为Vdd，电容C用来稳定c点的电压，利用上电复位电路，可以在电源电压未上升到4V时，一直输入低电平信号，用于保持此段时间数字模块的清零，防止芯片在上电过程中出现问题。图2.93、 测试方案与结果3.1 调试仪器任意信号发生器：WW506130V电压源：HY3003D-3双通道示波器：TDS3032B烘箱：DHG-9023A漏电保护器专用测试仪：LJS-A便携式3.2 芯片的测试方案本项目芯片的测试方案分两种，一种方案是使用芯片测试电路板，在芯片外围放置少量元器件，使用信号发生器产生的信号模拟漏电信号，并用示波器观察波形，这种方案的好处是可以模拟出很多实际中发生概率较小的状况，有利于测试芯片的全部功能及性能；另一种方案是将芯片安装至应用电路板中，并装入漏电保护器中进行整机测试，这种方法的好处是测试环境与终端产品的应用环境是一致的，并且可以对整机进行认证测试（CCC认证）。在本系列芯片的测试中，两种测试方案都被用来对芯片进行测试，以验证芯片各方面的功能与性能。 3.2.1漏电保护功能测试漏电保护是本项目设计的家用漏电保护器专用集成电路芯片的基本功能，也是重要功能。此芯片需要测试每个型号的每档的延时时间，以确定芯片的漏电保护功能是否能正确地实现，下面将给出不同档的延时时间测试结果。将测试得到的跳闸延时时间数据进行整理，可以得出以下数据，如表3.2.1所示：表3.2.1 芯片测试数据整理对比表分档延时时间家用漏电保护器专用集成电路芯片设计值测试值第一档200ms202ms第二档90ms93.5ms第三档50ms54.9ms第四档13ms14.6ms 从表3.2.1的数据中可以发现，延时的误差大部分在4%以内，由于系统存在几个毫秒的固有误差，因此在短延时情况下（13ms、50ms），延时精度略有下降，此两个档位的延时误差约为13%。3.2.2过电压保护功能测试过电压功能是家用漏电保护器专用集成电路芯片拥有的功能，其功能描述为：当供电电压超过正常工作电压1.4倍时，持续5秒钟输出跳闸信号切断电路；当供电电压超过正常工作电压1.6倍时，持续0.5秒后输出跳闸信号切断电路。当供电电压正常时，输入过压管脚电压为2V；而当供电电压升至正常电压1.4倍后，输入过压管脚电压也升至2.8V，故在5.06秒后输出跳闸信号切断电路。3.2.3温度特性测试芯片的温度特性测试主要包括两个方面，一是芯片的正常工作温度范围，二是芯片的延时时间随着唯独变化的特性。芯片的工作温度范围的测试主要是讲芯片置于各个温度下进行测试，观察芯片的功能及性能是否在正常范围内，在此项测试中使用到了冰箱以产生零下的温度环境，使用烘箱以产生高温环境，经测试芯片能稳定地工作在-1085的环境中。测试结果可以看出芯片的延时时间对工作温度变化并不敏感，保证芯片能够在大的温度范围内正常工作。四、结论 此芯片专门针对中国电网的实际情况进行优化设计，采取了多项专利技术进行抗干扰处理，并集成了市场上受欢迎的过电压保护、自动重合闸等功能，性能较市场上现有漏电保护器芯片有较大的优势，希望能通过替代市场上的现有漏电保护器芯片，降低漏电保护器误动作率，提高漏电保护器的实际投运率。参考文献：（1）总级多功能漏电保护芯片的全定制设计 潘海峰，硕士论文，浙江大学，2006（2）CMOS集成电