protel_PCB布线经典必看.doc

PROTEl99布线经典必看PCB布板一些简易常用规则及去耦电容的摆放问题 分类： 硬件调试 关注一些简单入门的东西，主要介绍一些PCB中一些建议规则1.我们要注意贴片器件（电阻电容）与芯片和其余器件的最小距离芯片：一般我们定义分立器件和IC芯片的距离0.50.7mm，特殊的地方可能因为夹具配置的不同而改变2.对于分立直插的器件一般的电阻如果为分立直插的比贴片的距离略大一般在13mm之间。注意保持足够的间距（因为加工的麻烦，所以直插的基本不会用）3.对于IC的去耦电容的摆放每个IC的电源端口附近都需要摆放去耦电容，且位置尽可能靠近IC的电源口，当一个芯片有多个电源口的时候，每个口都要布置去耦电容。 4.在边沿附近的分立器件由于一般都是用拼板来做PCB，因此在边沿附近的器件需要符合两个条件，第一就是与切割方向平行（使器件的应力均匀），第二就是在一定距离之内不能布置器件（防止板子切割的时候损坏元器件）5.如果相邻的焊盘需要相连，首先确认在外面进行连接，防止连成一团造成桥接，同时注意此时的铜线的宽度。6.焊盘如果在铺通区域内需要考虑热焊盘（必须能够承载足够的电流），如果引线比直插器件的焊盘小的话需要加泪滴（角度小于45度），同样适用于直插连接器的引脚。 7.元件焊盘两边的引线宽度要一致，如果时间焊盘和电极大小有差距，要注意是否会出现短路的现象，最后要注意保留未使用引脚的焊盘，并且正确接地或者接电源。8. 注意通孔最好不要打在焊盘上。9.另外就是要注意的是引线不能和板边过近，也不允许在板边铺铜（包括定位孔附近区域）10.大电容：首先要考虑电容的环境温度是否符合要求，其次要使电容尽可能的远离发热区域就最后一点补充一个惨剧，就是我们采用贴片的电容，且布置在靠近热源的地方，在工作中由于抖动和附近较热的情况，导致工作时电容的焊点粘着力不够，导致电容脱落的惨剧发生，大家务必慎重！PCB布板时去耦电容的摆放问题相信刚毕业的大学生，刚进单位犯错误是在所难免的，可能每个人都会有一个老师去带，如果你遇到了一个认真并且对你负责的老师带你，那我恭喜你，你的运气很好，因为一开始他对你的严格往往会使你受益终身。当然被别人批评永远是我们不愿意听到的，如果你既不想被老师批评，又想自己今后进步的很快，唯一的路径就是努力学习了。 前面说了一些自己经历的感受，下面我们开始说正题了。 相信对做硬件的工程师，毕业开始进公司时，在设计PCB时，老工程师都会对他说，PCB走线不要走直角，走线一定要短，电容一定要就近摆放等等。但是一开始我们可能都不了解为什么这样做，就凭他们的几句经验对我们来说是远远不够的哦，当然如果你没有注意这些细节问题，今后又犯了，可能又会被他们骂，“都说了多少遍了电容一定要就近摆放，放远了起不到效果等等”，往往经验告诉我们其实那些老工程师也是只有一部分人才真正掌握其中的奥妙，我们一开始不会也不用难过，多看看资料很快就能掌握的。直到被骂好几次后我们回去找相关资料，为什么设计PCB电容要就近摆放呢，等看了资料后就能了解一些，可是网上的资料很杂散，很少能找到一个很全方面讲解的。工作两年后，我看到了相关人士讲的相关文章。下面这篇文章是我转载于博士的一片关于电容去耦半径的讲解，相信你看了之后可以很牛x的回答和避免类似问题的发生。老师问： 为什么去耦电容就近摆放呢？学生 答： 因为它有有效半径哦，放的远了失效的。 电容去耦的一个重要问题是电容的去耦半径。大多数资料中都会提到电容摆放要尽量靠近芯片，多数资料都是从减小回路电感的角度来谈这个摆放距离问题。确实，减小电感是一个重要原因，但是还有一个重要的原因大多数资料都没有提及，那就是电容去耦半径问题。如果电容摆放离芯片过远，超出了它的去耦半径，电容将失去它的去耦的作用。 理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。同样，电容的补偿电流到达扰动区也需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致。 特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位关系。设自谐振频率为f，对应波长为，补偿电流表达式可写为：其中，A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。当扰动区到电容的距离达到时，补偿电流的相位为，和噪声源相位刚好差180度，即完全反相。此时补偿电流不再起作用，去耦作用失效，补偿的能量无法及时送达。为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能的小，最好是同相位的。距离越近，相位差越小，补偿能量传递越多，如果距离为0，则补偿能量百分之百传递到扰动区。这就要求噪声源距离电容尽可能的近，要远小于。实际应用中，这一距离最好控制在之间，这是一个经验数据。例如：0.001uF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz，谐振周期为 7.95ps。假设信号在电路板上的传播速度为166ps/inch，则波长为47.9英寸。电容去耦半径为47.9/50=0.958英寸，大约等于 2.4厘米。 本例中的电容只能对它周围2.4厘米范围内的电源噪声进行补偿，即它的去耦半径2.4厘米。不同的电容，谐振频率不同，去耦半径也不同。对于大电容，因为其谐振频率很低，对应的波长非常长，因而去耦半径很大，这也是为什么我们不太关注大电容在电路板上放置位置的原因。对于小电容，因去耦半径很小，应尽可能的靠近需要去耦的芯片，这正是大多数资料上都会反复强调的，小电容要尽可能近的靠近芯片放置。4层板走线和6层板走线和数字地与模拟地的处理分类： 硬件调试 /space.php?uid=20564848&do=blog&id=742011. 4层板,上下2层1,4用来铺放元器件和走线，中间的2层 2,3分别为地和电源,这样2和3之间因为是GND和VCC,所以近似认为高阻,这样可以阻隔1和4层板面上器件之间的相互干扰,一般每2个信号层之间都要用电源或地交叉将信号层隔开,luther.gliethttp比如：层1器件,层2地,层3信号走线,层4电源,层5信号走线,层6地,层7信号走线,层8地,所以最后4层板的顺序就是第1层：器件层(顶层最好不要走线,只用于放器件)luther.gliethttp第2层：地第3层：电源第4层：器件层+走线或者单纯走线在电源和地层不能走线,否则就破坏了参考层的整体性，会导致电磁干扰问题和信号完整性问题2. 6层板如果一定要走4层信号线的话，肯定有两个信号层相邻。可以采用你上面的迭层方式，也可以采用：Signal1、GND、Signal2、VCC、Signal3、Signal4，这样，Signal2可以走一些要求较高的信号线，如高速数据和时钟等。3. 6层板的布局为：第1层：器件层(顶层最好不要走线,只用于放器件)luther.gliethttp第2层：地第3层：电源第4层：信号走线第5层：地第6层：器件层+走线或者单纯走线或者第1层：器件层(顶层最好不要走线,只用于放器件)luther.gliethttp第2层：地第3层：信号走线第4层：电源第5层：地第6层：器件层+走线或者单纯走线或者第1层：器件层(顶层最好不要走线,只用于放器件)luther.gliethttp第2层：电源第3层：地第4层：信号走线第5层：地第6层：器件层+走线或者单纯走线看到一块xinlix的14层板子，格局是这样的1.top2.电源3.地4.信号15.信号26.地7.信号38.信号49.地10.信号511.信号612.地13.信号714.信号84. 模拟地和数字地在布线上的处理模拟地和数字地之间使用磁珠连接磁珠就是0ohm电阻luther.gliethttp5. 对于频率比较高的信号线,应该尽量保证他们线长度等长,这样避免出现信号延迟protel PCB布线精华文章 标签: 产品设计 隔离 工作量 color style 分类： 硬件调试 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：（1）、众所周知的是在电源、地线之间加上去耦电容。（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3mm,最经细宽度可达0.050.07mm,电源线为1.22.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。3 信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。4 大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：焊接需要大功率加热器。容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。5 布线中网络系统的作用 在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。 标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。分页6 设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 （2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。 （3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。 （4）、模拟电路和数字电路部分，是否有各自独立的地线。 （5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。 （6）对一些不理想的线形进行修改。 （7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 （8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。下面的问题，属于网友经常提问的。现在把问题和解答整理出来。A.常用软件的下载问题 B.Protel常见操作问题C.Protel中常用元件的封装D.由SCH生成PCB时提示出错(Protel)E.电容，二极管，三极管，有源晶振等器件的极性F.不同逻辑电平的接口 G.电阻，电容值的识别A.常用软件的下载问题：B.Protel常见操作问题:如何将原理图中的电路粘贴到Word中 tools-preferences-Graphical Editing,取消Add Template to Clipboard,然后复制如何切换mil和mm单位 菜单View-Toggle Unit，或者按Q键取消备份及DDB文件减肥： File菜单左边一个向下的灰色箭头 preference-create backup files design utilities-perform compact after closing如何把SCH，PCB输出到PDF格式 安装Acrobat Distiller打印机，在acrobat 5.0以上版本中带的。然后在Protel里的打印选项里， 选择打印机acrobat Distiller即可。如何设置和更改Protel的DRC(Design Rules Check） 菜单Design-rules。只针对常用的规则进行讲解： * Clearance Constraint:不同两个网络的间距，一般设置12 mil，加工都不会出问题 * Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导线宽8mil以上，diameter 比hole size大10mil 以上 * Width Constraint:导线宽度设置，建议10mil C.Protel中常用元件的封装 以下元件在Protel DOS Schematic Libraries.ddb,Miscellaneous Devices.ddb(以上是schlib)Advpcb.ddb,Transistors.ddb,General IC.ddb(以上是PCBlib)等库文件中，可以使用通配符“*”进行查找。另外，希望大家把自己做的封装传到ftp上共享，这样可以节省时间。分页 直插 表贴电阻，小电感 axial0.3/axial0.4 0805/0603等小电容 RAD0.1/ RAD0.2 0805/0603等电解电容 (RB.2/.4) 1210/1812/2220等小功率三极管 TO-92A/B SOT-23 大功率三极管(三端稳压) T0-220 小功率二极管 DIODE-0.4 自己做双列IC DIPxx SO-xx xx代表引脚数有源晶振 DIP14(保留四个顶点,去掉中间10个焊盘)四方型IC 大部分需要自己用向导画,尺寸参照datasheet接插件 SIPxx/IDCxx,DB9/DB25(注意male/female的区别)等电位器，开关，继电器等 买好了元件，量好尺寸自己画提醒:*使用封装时最好少用水平/垂直翻转功能 *自己建好的元件库或者PCB，一定要1:1的打印出来，和实际比较，以确保无误 *有条件的话，尽量先买好器件，再定封装，可以节省很多眼泪D.由SCH生成PCB时提示出错(Protel)sch编辑界面中选择design-updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误 错误类型 解决办法1.footprint not found 确保所有的器