VPX总线的技术规范及应用.pdf

第 38卷 第 4期 总第 150期 2009年 12月 火控雷达技术 Fire ControlRadarTechnology Vo l 38 No 4 Series150 Dec 2009 收稿日期 2009 04 09 作者简介 郑东卫 男 1981年生 硕士研究生 研究方向为雷达信号处理 VPX总线的技术规范及应用 郑东卫 陈 矛 罗丁利 西安电子工程研究所 西安 710100 摘要 主要介绍了串行总线的特点 交换互联 冗余设计 VPX总线标准规范 它的物理结构 以及 VPX总线的应用等 关键词 VPX总线 交换互联 M ulti G ig RT2连接器 中图分类号 TP336 文献标志码 A 文章编号 1008 8652 2009 04 073 05 Technical Specifications of the VPX Bus and ItsApplication Zheng Dongwe i ChenMao Luo D ingli X i an E lectronicEngineering Research Institute X i an 710100 Abstract The characteristics of serial bus sw itched Interconnects redundance design standard specifications of the VPXbus and its physical structure aswell as the application of the VPXbus are introduced Keywords VPX bus sw itched interconnects MultiGig RT2 connector 1 引言 基于计算机体系结构的嵌入式处理设备现已广 泛应用于各种场合 不断增加的系统复杂性对运算 速度要求更高 存储量容量要求更大 尤其是蓬勃发 展的电信 航天和航空领域 这样传统的计算机体 系结构已不适应当前系统的要求 基于高速串行总 线的新的计算机体系结构正在悄然兴起 本文主要 探讨了一种新的高速串行总线 VPX总线 文中 介绍了它的技术规范及在雷达系统中的应用 2 为什么选择高速串行互联总线 传统的计算机 嵌入式处理设备都采用共享并 行总线 所谓总线是将多个处理机 存储器及外围设 备以紧耦合方式连接一起的物理介质 最流行的总 线形式包括 PCI CPCI VME 及它们的扩展 但随 着芯片和电路板的密度越来越大 速度要求越来越 快 传统的共享并行总线逐渐成为系统性能提高的 主要瓶颈 首先 这种总线结构无法满足提高运算速度 的要求 为了提升系统的处理能力 设计者普遍 采用多节点并行处理方式 节点间的数据传输是 必不可少的 这就使得要提高系统速率 既要提 高芯片节点的处理速率 同时也要提高节点间的 传输速率 近几十年 芯片处理性能和总线带宽 都在不断的提升 但相对而言 总线带宽增长速度 相对较慢 高性能的处理器芯片需要更高的总线 带宽的支持 多重处理的效率也是取决于同一系 统中节点间的带宽和延迟 片上系统的广泛使用 也使得节点连接通信成为研发者的重要任务 传 统的共享并行总线结构已难以满足节点持续增长 的高运算量的需求 其次 这种总线结构在传输过程中易产生误码 难以实现高速化 由于并行传送方式的前提是用同 一时序传播信号 用同一时序接收信号 而过分提升 时钟频率将难以让数据传送的时序与时钟合拍 布 线长度稍有差异 数据就会以与时钟不同的时序送 达 造成传输的数据紊乱 更重要的是作为嵌入式 系统 总线上的节点会随着处理任务发生变化 这将 直接导致容性负载变化 而容性负载变化意味着填 满或排空电荷才能达到希望的信号电平的时间变 化 换句话说更多的容性负载将增加信号的上升和 火 控 雷 达 技 术第 38卷 下降时间 因此当总线工作频率超过 133MH z时 总线上支持的负载数量很难超过两个 1 同时一 味提升时钟频率还容易引起信号线间的相互干扰 导致传输错误 此外从制造成本的角度来说 增加位宽无疑会 导致引脚数增加 封装尺寸增加 主板和扩充板上的 布线数目随之增加 系统成本随之攀升 目前 越来越多的系统设计人员认识到共享并 行总线的诸多局限性 从而正逐渐转向采用高速串 行总线 高速串行总线执行低压差分电平的串行传 输协议 将铜线传输带宽提高到一个前所未有的水 平 同时采用了时钟打包和时钟恢复技术以及信号 的预加重和均衡处理技术 这些技术成功解决了数 据线和时钟线之间的 Skew 和 Jitter等问题 使得嵌 入式 系 统 实现 了 单 对 线 10Gbps 的串 行 传 输 速率 2 高速串行总线技术的发展使得计算机体系结构 发生了巨大的变革 计算机产业界开始以低成本和 现成商品供货 COTS 的串行交换互联解决方案来 替代原来的并行共享总线技术 至此嵌入式系统节 点网络结构应运而生 此系统设计由原来的集中模 式转向分布模式 从而彻底把系统分解开来 其中原 先的每个系统单元则成为一张充分互联的交换网络 中的一个节点 该结构适用于点对点 几乎平行的 分组为基础的互连系统 这种设计技术的采用 意 味着整个系统应该被划分为功能单一的多个板卡 这些板卡相互间再通过一个串行交换互相连接 这 种互连系统是经过优化的 可应用包括连接处理器 存储器 网络设备中的存储器映射 I O器件 存储子 系统和通用计算平台 显而易见这种结构极大地方 便了系统的可扩展性 同时每个电路板的设计可以 在功能 成本和功耗方面进行相应的优化 系统拆 分带来的一个重要的益处是高度可靠性 这意味着 每一子系统或元件都可以有其冗余备份 这种技术 能带来更加自由的体系结构 可以消除总线技术给 物理可扩展性和系统划分造成的限制 该结构支持 多种拓扑结构互联 网孔 星型 双星 环型 菊花链 等 应用最为广泛的为单星 双星和网状结构 见 图 1所示 图 1 常用的三种拓扑结构 正因为使用高速串行总线构成的系统具有高 可扩展性 高可靠性 高并行性 传统的并行总线 标准的维护组织如 PICMG VI TA 相继将高速串行 互连技术引入已有的 PCI CPCI和 VME 总线中 制定了 ATCA CPCI Express VXS VPX等新的总 线标准 2 3 VPX 一种新总线标准 VPX就是基于高速串行总线的新一代总线标 准 该标准制定的最初目的为了保护 VME总线的 应用者 继承和延续 VME 总线 但随后标准的制 定者发现少量的修补工作无法满足需求 很多规 范做了彻底的革新 从至今已经公布的标准看 除了保留了用户可选择的 VME信号定义外 电气 信号定义与原 VME标准完全不同 但是 VPX总线 标准继承了原 VME 标准中机械结构及导冷抗震 方面的优势 因此作为军用加固嵌入式系统 VPX 产品值得推崇 VPX标准的具体内容反映于 VITA46系列技术 规范 3 这些技术规范包括以下内容 VI TA 46 0 基本规范 定义了 3U和 6 U 上新连 接器的高速互联协议 VI TA 46 1 支持 VME信号 定义了 VME总线 74 第 4期郑东卫等 VPX 总线的技术规范及应用 的引脚映射关系 VITA 46 2 支持 PCI VITA 46 3 支持串行 RapidI O 定义了 4x串行 RapidI O的引脚映射关系 VITA 46 4 支持 PCIExpress VITA 46 5 支持 Hypertransport VITA 46 6 支持 Gigabit Ethernet VITA 46 7 支持 10 Gigabit Ethernet VITA 46 8 支持 Infiniband VITA 46 9 支持 PMC XMC VITA 46 10 支持 RearTransitionModule VITA 46 11 支持 Advanced Sw itching VITA 46 12 VITA46模块与底板的按键定义 VITA 46 13 VITA 46的上电先后顺序和系统 管理 该标准在原来 VME 基础上进行了革新 VPX 把所有连接器都换成了支持高速差分信号的 Multi G igRT2连接器 见图 2 以此获得更高的传输速度 和更多的信号管脚 这种独特连接器的特征是硅晶 片式结构 它的触点及内部布线是利用微型印制板 电路设计形成的 从底板方向看这种连接器 它的七 个触点按 a b c d e f g顺序排列 具有连接紧密 插入损耗低 误码率低等优点 连接器的触点可用 于电源 单端引脚 差分引脚等形式 而且硅晶片都 带有 ESD 电路板静电放电 接地层和触点层 防止 操作期间受意外放电影响 图 2 M ultiG ig RT2连接器的结构 这种连接器为 VPX标准使用大量高速串行总 线完成模块间互联提供了基础 目前在工程应用 上单个连 接器可 以支持 5 个模块 间的全 网状 互联 VPX标准中使用的模块依然保留了 3U 6U结 构尺寸 在一块典型的 3U VPX板上使用了一个 8 列 7 行 RT2连接器和 2个 16 列 7 行 RT2连 接器 这些连接器分别定义为 P0 P1 P2 在一块典 型的 6U VPX板上使用了一个 8 列 7 行 RT2连 接器和 6个 16 列 7 行 RT2连接器 这些连接器 分别定义为 P0 P1 P2 P3 P4 P5 P6 见图 3 3 图 3 6U模块结构图 在 6U模块中 VPX指定 P0连接器为公用连接 器 用于功率传输 维护总线 测试总线等信号 指定 P1至 P6用于信号的传输 其中 P0是一个 8 列 7 行共 56引脚的连接 器 包含电源 地 地址寻址 系统管理 系统复位 参 考时钟 非易失性存储器写保护和 JTAG信号 P1 是一个 16 列 7 行共 112引脚的差分信号连接 器 有 40个地 32对差分对信号 8个单端信号 P2 P3 P4 P5 P6既可作为差分连接分配也可作为 单端连接分配 当作为差分连接分配时 有 40个 地 32对差分对信号 8个单端信号 当作为单端连 接分配时有 32个地 80个单端信号 在差分模式 P3到 P5中的一排留用于单端信号 P5和 P6可用 于非兼容形式如光轴或同轴连接 在 6U VPX板上所有连接器都安装上时 VPX 引入了高速串行交换结构 VPX中使用的高速差 分连接器使每对差分信号能够有超过 6 25Gbps 的数据率 所以 每对传输速率为 3 125Gbps Ra pidIO的链路能够很容易地映射到 VPX的 P1连接 器上 形成以串行 RapidI O传输协议互联的底板结 构 P1的 16个晶片 32对差分信号线中每 4个晶 片为一组 可分成 A B C D共 4组 每一个组称 为一个链路 Channel 包括 4对发送差分对线 4 对接收差分对线 每一个链路有双向各 10Gbps 75 火 控 雷 达 技 术第 38卷 的数据传输能力 在这种映射中 VPX模块的 P1 上定义的 4个 4x串行 RapidIO可被克隆到 P2 P6 上而产生共 24个 4x串行 RapidI O 4 这给 VPX 系统设计者在设计大网孔拓扑结构时带来很大的 灵活性 纵观现已颁布的 VPX标准 可以看出 VPX标 准具有以下几个特点 a 模块尺寸都严格遵守了欧卡系列尺寸标准 这一尺寸被 CPCI等多种标准采纳 是应用最广泛 的尺寸标准之一 兼容性非常好 b 通过交换互联结构 大大提高了传输带宽 而且大大增加了用户可定义的 I O针数 为未来的 升级扩展提供了充分的空间 c 通过分布式冗余设计和采用 MultiGigRT2连 接器 可实现对热插拔支持 d 更大的功率及更强制冷能力 支持 5伏 12 伏和 48伏电源 对应的总功率分别为 120 W 384W 和 768 W 5 制冷方式有气冷 传导制冷 液冷 e 来源于应用广泛的 VME总线标准 技术非 常成熟 而且接口开放 制定标准之初就考虑到了 与 CPCI等标准的接口 并可在板上搭载 PMC卡 其 兼容性与扩展性非常好 4 VPX总线在雷达系统中的应用 在 VPX出现之前 雷达系统面临着基本性能方 面的限制 其中最严重的两个限制为总线信号引脚 可支持的最大数据带宽和每个板槽所提供的最大功 率 6 VPX通过高速连接器和支持高级互联结构 有效地解决上述两大问题 图 4为一使用 VPX总线的雷达 DBF处理系统 的原理框图实例 此系统由 3块 FPGA板卡和 1块 PowerPC DSP板卡组成 图 4 基于 VPX总线的雷达 DBF处理系统的原理框图 76 第 4期郑东卫等 VPX 总线的技术规范及应用 图 4中 FPGA 板卡由两片具有高速运算能力 的 FPGA和一片通用双核处理器 PowerPC组成 板 卡上包含两个 FMC 插座 可用于安装各类接口模 块 包括模数转换 A D 模块 本例中 FMC子卡模 块是一个 12路光纤接口模块 前端预处理器将天 线阵元对应的中频接收机输出的模拟信号进行数字 化处理和数字下变频处理 通过 36路光纤分别传送 至 3块接口模块 该接口模块使用 FMC接口的 8 对高速串行 RocketIO总线将已转换的电信号送入 FPGA FPGA使用其内部的高速运算器完成 DBF 处理 可以看出这种处理实质是一种多处理器的分 布处理 由于 DBF 是一个全阵元的空域滤波处理 因此分布处理的结果需要交互传输 这种传输特点 一是量大二是路数多 依靠传统的并行总线是无法 完成的 而在 VPX标准基础上构建的 DBF处理系 统通过各种预留的互联接口较好地解决这一难点 在 FPGA板卡内部两片 FPGA 之间具有 4 Rocke tIO连接 在 FPGA与 PowerPC以及 VPX的 P1口之 间使用 RapidI O交换机确保芯片间和模块间 10Gbps 的数据传输率 为了系统的灵活性 FPGA卡还使用 P3口接入 FPGA的 4 RocketI O接口 以方便高速 运算中的数据交换 除此之外为使系统扩充及调试 更加便捷各个模块安装了 PCI E 接口和以太网 Ethernet 接口 DBF处理系统中加权系数计算功能由 PowerPC 板卡完成 该板卡通过 P1口的 4RapidIO与 3块 FPGA板卡互联 接收各个阵元的原始数据 在计 算出权系数后依然通过该接口发送权系数到各 板卡 可以看出 DBF处理中大量的数据流交换是通 过机箱中 VPX底板来实现 VPX底板上的各个 P1 插座的连接被 设计成一 种全互连 的结构 Full M esh 底板中 P3插座之间的连接与 P1相同 主要 用于 RocketIO互联 P4用于 Ether