（通信与信息系统专业论文）基于pci总线的雷达数据采集系统.pdf

摘要 高效的数字采集技术是提高雷达信号处理能力的关键。本文详细讨论了基于 计算机p c i 总线的高速数据采集系统的设计和实现，主要包括数据传输卡的系统 设计、硬件实现、软件开发以及雷达数据采集卡的系统设计。 本文围绕p c i 总线突出的数据传输能力给出了数据传输系统的设计方案。 介绍了总线控制器p c i 9 0 5 4 的桥式作用、用可编程逻辑器件模拟l o c a l 总线侧c p u 的笈计、e e p r o m 的配置以及总线的数据传输操作过程，然后在此基础上给出了数 据采集系统的设计。最后叙述了采用w i n d r i v e f ， ：发包进行传输系统配套软件的 设计和开发，其中包括驱动程序和用户应用程序的开发。 关键字：p c i 总线，p c i 9 0 5 4 ，数据传输，数据采集，w i n d r i v e r a b s t r a c t t h eh i g h - p e r f o r m a n c ed a t aa c q u i s i t i o nt e c h n i q u ei st h ek e yt oe n h a n c et h er a d a r s i g n a lp r o c e s s i n ga b i l i t y t h i sd i s s e r t a t i o ni n t r o d u c e st h ed e s i g na n di m p l e m e n t a t i o no f h i g h - s p e e dd a t aa c q u i s i t i o ns y s t e mb a s e do np c ib u si n d e t a i l t h em a i nc o n t e n t i n c l u d e sh a r d w a r ea n ds o f t w a r ed e v e l o p m e n to ft h ed a t at r a n s m i s s i o nc a r da n dt h e r e s e a r c ho ft h er a d a rd a t aa c q u i s i t i o nc a r d f o c u s e do nt h ee x c e l l e n tt r a n s m i s s i o na b i l i t yo ft h ep c ib u s ，t h ed i s s e r t a t i o n d i s c u s s e st h et r a n s m i s s i o ns y s t e md e s i g ns c h e m e i ti n c l u d e st h a tt h eb u sc o n t r o l l e r p c i 9 0 5 4a c t i o n t h es i m u l a t i o no ft h ec p u d e s i g nw i t hc p l d o nt h el o c a lb u ss i d e c o n f i g u r a t i o no fe e p r o ma n dt h eb u so p e r a t i o no ft h ed a t at r a n s m i s s i o n b a s e do n t h e s e d i s c u s s i o n s ，t h e r a d a rd a t a a c q u i s i t i o ns y s t e md e s i g n i s g i v e n o n t h e c o r r e s p o n d i n gs o f t w a r ed e s i g n ，w i n d r i v e rk i ti sa d o p t e dt od e v e l o pt h ed r i v e ra n dt h e a p p l i c a t i o np r o g r a m s k e y w o r d ：p c ib u s ，p c i 9 0 5 4 ，d a t at r a n s m i s s i o n ，d a t aa c q u i s i t i o n ，w i n d r i v e r i j 硕士论文基于p c i 总线的雷达数据采集系统 第一章绪论 数据采集技术是数字信号处理中非常重要的环节，它。泛应爿j 于雷达通信， 遥测遥感等领域。随着信息科学的飞速发展，数据采集技术应用更广泛，它已经 成为人们获得外界信息的重要手段。 1 1 研究背景及意义 在高科技战争年代，如何进一步提高雷达的电子对抗和反对抗能力是我们研 制新体制雷达的首要目标。我们教研室长期研究的连续波噪声雷达正是这样的一 种具有强抗干扰能力、低截获率和良好目标检测性能的雷达，并且取得了一系列 的研究成果，受到国内外的广泛关注。在各种噪声雷达体制的研究过程中我们感 到每个时期的雷达信号处理机研制费力和费钱，同时实际数据刘于雷达算法的检 验和改进有着重要的意义。因此，如何能在短时间内研究一种新体制雷达的检测 性能和抗干扰性能，如何快出成果和多出成果是我们高校进行新体制雷达预先研 究中值得探索的问题。 为此，我们提出应首先建立个噪声雷达通用可编程的前端系统，包括天线、 调制器、发射机和接收机：然后构建一个高速大容量的数据采集系统，并与计算 天线 图1 1高效的雷达数据采集处理平台 机相连；最后将实际数据存x i - t “算机，再用计算机来进行灵活有效的算法研究和 相应雷达的性能研究。对应的雷达试验系统如图1 1 所示，其中由系统控制部分 来决定发射机中d o s 的调制方式( 噪声调相、噪声调频、噪声调幅等) ，由数据 硕二 = 论文基于p c i 总线的雷达数据采集系统 采集部分将雷达接收机的接收数据进行转换送入计算机，最后再由计算机来进行 信号和数据处理。我们利用现代计算机p c i 总线突出的数据传输性能，构造这样 一个噪声雷达数据采集处理系统，实现较高速度的雷达数据连续采集。虽然现在 这种采集卡已经可以在市场上购买到，但由于价格比较高、售后服务不是很健全 和不能完全满足我们系统的实际需要，所以我们自己研制基于p c i 总线的雷达数 掘采集系统，用于连续波噪声雷达的信号采集。 1 2 研究历史和现状 目前用于p c 机的数据采集卡大部分是基于i s a 总线的，一般为8 位、1 6 位 总线宽度。它使用方便，无需开发驱动程序，得到了较为广泛的应用。但是i s a 总线时钟仅8 m h z ，即使对于1 6 位的数据端口，在不间断传送周期时总线的最大 传送速率也只能为2 m b s 。而我们的雷达数据采集系统要对i 和q 两个通道的视 频信号进行采集，采样精度为1 2 位，最高的采样频率为2 0 m h z s ，整个数据传 输最高速率将达8 0 m b s 。显然i s a 总线无法完成所需的数据采集任务。 p c i 总线推出以后，以其突出的性能备受计算机和通信业界的青睐，它取代 以往的总线，成为高档机及高性能工作站外部部件的基石。p c i 作为局部总线， 边与处理器和存储器总线接口；另一边为外设扩展提供了高速通道。时钟频率 为3 3 m h z ，3 2 位的p c i 总线l 叮以实现1 3 2 m b s 的数据传输速率：6 4 位的p c i 总 线性能加倍。它可以有效的解决数据的实时传输和存储，为信号的实时处理提供 了方便。 为此，我们根据课题的具体要求，以雷达应用为背景，利用计算机p c i 总线 突出的数据传输性能，研制了基于计算机p c i 总线高速大容量数据采集系统。 1 3 论文的研究内容和结构安排 我们在具体的应用背景下，提出了基于p c i 总线的雷达数据采集系统的研制。 这个系统的研制分为两个步骤：首先是基于p c i 总线数据传输卡的研制。具体工 作包括此卡的p c b 制作，逻辑控制器件c p l i ) 的v h d l 编程，功能调试以及配套软 件的开发。然后是在p c i 总线数据传输卡成功实现的基础上，设计雷达数据采集 卡。具体工作包括采集卡的系统设计，：陈片选择以及系统性能分析。 论文研究内容和章节安排如下： 硕：b 论文基于p c i 总线的雷达数据采集系统 第一章：介绍了本课题的背景与意义，研究的历史与现状： 第二章：介绍了计算机总线技术的发展和p c i 总线的系统结构、传输特点以 及总线具体的操作过程等：随后介绍了p c i 接口控制器的实现要求以及两种 可能的实现方案：使用可编程逻辑器件和接口芯片实现；最后根据具体的系 统设计需求，最终选择了p l x 公司的接口芯片p c i9 0 5 4 作为p c i 总线的接 口控制器。 第三章：给出了基于p c i 总线的数据传输矗的功能和系统方案，介绍了主芯 片功能，硬件实现以及p c b 制板的注意事项。主要工作包括传输卡的系统结 构设计，板卡的p c b 制作，e e p r o m 的配置，逻辑控制器件c p l d 的v h d l 编程 以及两种传输功能( t a r g e t 和d m a ) 调试。 第四章：给出了基于p c i 总线的雷达数据采集卡的系统设计，包括模数转换 模块、锁存模块和信号调理模块、存储模块，接口模块、配置模块以及逻辑 控制模块六个部分的组成和功能。然后讨论了系统的时序配合情况，并对系 统性能进行分析总结。 第五章：介绍了基于p c i 总线的数据传输系统配套软件的开发。主要利用 w i n d r i v e t 进行驱动程序的开发，然后利用相应的a p i 函数开发应用程序， 以实现p c i 板卡上的t a r g e t 传输、d m a 传输、配置寄存器的访问以及中断处 理的功能。 硕j 二论文基于p c i 总线的雷达数据采集系统 第二章p c i 总线及其控制器的实现 2 1 引言 总线是支持计算机各模块间信息传输的公共通道，也是与外界进行数据交换 的接口，一般包括数据、地址、控制等信号组。随着计算机性能的大幅度提高， 总线标准也在不断改进，目前应用比较广泛的是p c i 总线协议。 本章将主要介绍计算机总线技术的发展情况以及p c i 总线的系统结构、传输 特点以及总线具体的操作过程等；最后讨论了p c i 接口控制器的实现要求以及两 种可能的实现方案。 2 2 计算机总线技术的发展 第一个得到广泛应用的总线标准是工业标准体系结构i s a ( i n d u s t r ys t a n d a r d a r c h i t e c t u r e ) 总线。它是基于8 0 8 6 及8 0 2 8 6 等低处理能力c p u 的总线标准，数 据宽度为8 位、1 6 位，工作频率为8 m h z 。随着i n t e l8 0 3 8 6c p u 的面世，计算机 系统内部总线结构发生了质的飞跃，数据总线宽度由1 6 位增加到3 2 位，c p u 处 理能力大大增强。但由于i s a 标准的限制，使得强大的c p u 处理能力与低性能 的系统总线间形成了一个瓶颈，制约了计算机性能的提高。为了打破这一瓶颈， 先后又出现了m c a ( m i c r oc h a n n e la r c h i t e c t u r e ) 、e i s a ( e x t e n d e di s a ) 和v l ( v e s a l o c a l ) 等总线规范。它们虽然在一定程度上提高了系统总线的性能，但 是并没有摆脱陈旧的体系架构，传输的速度也始终无法与计算的速度相匹配。 为了适应c p u 和计算机性能的不断发展，同时解决各生产厂商的兼容性问题， i n t e l 公司提出了将高带宽的外围功能移到靠近c p u 的地方，并通过一个系统接 口与处理机存储器连接的“局部总线”解决方案，他们将这种总线称之为“外围 器件互连( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) ”总线，即p c i 总线。性能卓越的 p c i 局部总线标准一经推出就倍受计算机业界的青睐，经过短短几年的发展，已 经代替了i s a 、m a c 等总线标准成为了主流的总线标准。 4 硕r f = 论文基于p c i 总线的雷达数据采集系统 2 3p c i 总线简介 2 3 1 p c i 总线系统结构 图2 1 是一个典型的计算机系统结构图。卜b 图可见，p c i 总线对于扩展总线、 处理器、存储器和各种外设之间的连接关系就像是一种夹层总线( 这样可以扩展 连接不同形式的总线) 。它通过一种称之为“桥”( b r i d g e ) 的接1 2 1 连接计算机的 不同部分 1 4 】。 图2 1 计算机系统结构图 硕e 论文基于p c i 总线的雷达数据采集系统 现代p c 机工业通常把主板芯片按不同功能分成两个功能组： 一个功能组称为h o s t p c i 桥( 通常称为“北桥”) ：p c i 总线通过“北桥” ( n o r t hb r i d g e ) 连接处理器总线到基础p c i 总线。 另一个功能组称为p c i i s a 桥( 通常称为“南桥”) ：p c i 总线通过“南桥” ( s o u t hb r i d g e ) 连接基础p c ! 总线到i s a ( e i s a ) 总线。 “南桥”通常含有中断控制器、i d e 控制器、u s b 控制器、d m a 控制器。“南 桥”和“北桥”共同构成了计算机的桥芯片组。另外，还可能有p c i 扩展桥 ( p c i t o p c ib r i d g e ) ，将基础的p c i 总线连接到次级p c i 总线，从而突破p c i 总 线的负载限制，实现总线扩展。 在计算机技术曰益发展的今天，计算机系统的具体结构也在发生变化。由于 子系统和周边设备性能的不断提高，主板南北桥之间的数据传输逐渐成为瓶颈。 为解决这个问题，i n t e l 在其8 1 0 芯片组采用h u b 接口架构( h u b l i n k ) ，而v i a 公司也采用了相类似的架构v - l i n k 。其原理基本是一样的，就是在南北两桥之 间构建一个通道( 理论带宽2 6 6 m b s ) ，以减缓共享p c i 带宽而带来的p c i 总线 瓶颈问题。 作为目前微型计算机主流总线标准的p c i 总线，原来专门是为了提高系统数 据传输性能的，现在也作为一个高性能的外设接口，比如显卡、声卡、网卡、硬 盘驱动器以及其它一些高速外设。 2 3 2p c i 总线特点 优越的数据传输性能 总线宽度3 2 位( 可扩展至6 4 位) ，支持突发( b u r s t ) 传输工作方式。p c i 总线规范2 0 版支持3 3 m h z 总线操作，2 1 版增加了对6 6 m h z 的支持，3 2 位 3 3 m h z p c i 总线在读写操作中峰值传送速率可达1 3 2 m b s 。 良好的兼容性 p c i 总线部件和插卡的设计独立于处理器，所有现在的和将来的处理器都 能被很好的支持。预留6 4 位扩展，定义了3 3 v 和5 v 两种信号环境。 即插即用 每个p c i 设备上都有配置空间能实现自动配置，使得系统b i o s 和操作系 统的系统层软件能自动配置p c i 总线部件和插卡。 总线主控和同步操作 硕i 论文 幕于p c i 总线的雷达数据采集系统 p c i 总线接口芯片可以主控总线，其独特的同步操作功能可以保证c p u 和 总线主控同时操作。 隐式总线仲裁 p c i 总线仲裁能够在另一个总线主设备正在p c i 总线l 二执行传送时发生， 从而提高了系统的数据传输性能。 2 3 3p g l 总线操作简介 p c i 总线的数据传输机制是成组数据的突发传输，每组数据山一个地址段 u 两个或两个以上数据段组成。一次突发传输，总线主设备仅对总线拥有者作一次 仲裁。在地址段，总线的所有设备锁定地址和交易类型，并将之译码以确定目标 设备。目标设备将起始地址锁存到地址计数器中并按照一个个的数据段递增该 地址。 一个基本的p c i 传输由主要控制信号如下： f r a m e # 信号：由p c i 主控设备驱动，表示总线操作的，1 ：始和结束。 i r d y # 信号：由p c i 主控设备驱动，在读周期表示主控设备准备接收数 据，在写周期表示a d1 3 1 ：o l 上数据有效。 t r d y # 信号：由p c i 从设备驱动，在读周期表示从设备准备好传输数据， 在写周期表示从设备准备好接收数据。 当数据有效时，数据源设备需要无条件的设置i r d y # 有效，一旦主控设备使 f r a m e 群有效，中途就不能改变f r a m 脒的状态，直至t r d y # 信号无效或数据 传送结束。 下面我们以基本的读操作为例，介绍下p c i 总线操作的过程，其读时序如 图2 2 所示。 图中两个互相指向尾部的箭头表示周转周期。所有可能被多个设备驱动的信 号都需要周转周期，以避免当信号驱动由一个设备切换到另一个设备时发生竞 争。 在地址周期，c b e # 【3 ：o 】用来传输总线命令信息，指示当i j 仃总线操作的 类型；在数据周期，c ，b e # 【3 ：o 】用来传输字节使能信息，指出当前3 2 位数据 中有效的字节位。 硕l 论文 基下p c i 总线的雷达数据采集系统 c l k f r a m e 带 a d c ，b e # i r d y 群 t r d y 撑 d e v s e l # 地址周期数据周期 斗 图2 2p c i 总线读操作时序图 在上图所示的读时序中，f r a m e # 有效指示读周期的开始，它有效的第一个 时钟周期为地址周期，c b e # 【3 ：0 】上传输的为操作命令。随后的周期是数据 周期，如果总线主控设备准备好接收数据日_ j ，将置i r d y # 有效；如果总线目标设 备准备好传输数据时，将置t r d y # 有效。数据传输发生在i r d y # 和t r d y # 均有 效的时钟上升沿处，i r d y # 和t r d y # 两个中任何一个无效都将使总线自动插入一 个等待周期。用f r a m e # 无效加上i r d y # 有效来表示最后一个数据的传输。 在数据传输的过程中，总线的主控设备和目标设备都可以终止当前的总线操 作。通常情况下，总线主控设备可以通过设置f r a m e # 无效、i r d y # 有效来指示 最后一个数据周期；目标设备则通过设置s t o p # 有效来请求终止，然后由主控设 备来终止操作。 综上所述，p c i 总线操作基本的特点可概括如下： 除r s t # 、i n t a # 、i n t b # 、i n t c 群、i n t d # 外，其余的信号都在时钟上升沿 采样有效。 每次总线操作均由f r a m e # 信号来启动。 每次总线操作均有一个总线主控设备和一个目标设备。 每次总线操作均以地址周期开始，期间主控设备发出地址和总线命令。 硕十论文 基于p c i 总线的雷达数据采集系统 支持突发传输。 只有总线主控设备和目标设备都准备好，当前数据才丌始传输。 2 4p c i 总线接口控制器的实现 p c i 总线是一个地址数据、命令字节选择信号复用的总线。它采用主从信号 双向握手的方式来控制数据的传输，其接口电路设计和传统总线接口电路设计有 较大的差别，所以必须严格遵守p c i 总线规范所规定的技术规范。 一般说来，一个p c i 接口电路应当完成以下几种主要功能： 地址译码及命令译码 由于p c 总线可以采用正向方式和负向方式进行译码，因此用户应视实 际情况选择适当的译码方式。一般选择正向译码方式：为防止地址冲突，最 好采用全地址译码；命令信号线c b e o ：3 必须参加译码。 地址产生电路 p c i 的突发传输方式包括一个地址周期和若干个数掘周期，因此在p c i 接口电路中必须包含高速的地址产生部件，用于向后级应用电路提供连续的 地址。 控制信号的产生 p c i 总线的数据传输基本上由f r a m e # 、i r d y # 、t r d y # 署e id e v s e l # 这4 根 信号线控制，因此必须根据主从设备的忙闲情况相应产生这些控制信号。 此外，p c i 接口电路还应完成地址锁存及数据分离、命令锁存及字节选择信 号分离的功能。 目前实现p c $ 总线控制器的有效方案有两种：采用可编程逻辑器件和采用专 用接口芯片实现。下面我们将分别讨论这两种实现方案的可行性。 2 4 1 可编程逻辑器件 采用可编程逻辑器件实现p c 接口控制的最大好处就是比较灵活。首先对于 一个典型p c i 设计来说，并非要实现p c i 规范中的所有功能，有时只需实现其中 的一个功能子集即可；其次可以将p c i 插卡上的其他用户逻辑与p c i 接口逻辑集 成在一个芯片上，实现紧凑的系统设计；再者当系统升级时，只需对可编程器件 重新进行逻辑设计，而无需更新p c b 版图。但是这种方案设计难度大，调试困难。 硕士论文基于p c i 总线的雷达数据采集系统 在小规模的应用中，用它来实现p c i 接口就受到限制。 2 4 2 专用的接口芯片 专用的p c i 接口芯片则提供了可靠的p c i 逻辑和强大的功能模块，无论从技 术还是成本角度都是比较理想的选择。所以我们选择成品的专用接口：笛片，将精 力集中在用户逻辑的接口电路和e e p r o m 的接口电路的设计上。但是，这种芯 片必须具有较低的成本和通用性，提供配置空间，并且具备片内f i f o 功能( 用 于突发性传输) 等特性。目前，只有少数厂家提供这类专用芯片，如p l x 公司的 p c i9 0 5 4 、p c i9 0 5 2 、p c i9 0 3 0 ，a m c c 公司的s 5 9 3 3 、$ 5 9 2 0 ，c y p r e s s 公司的 c y 7 c 0 9 4 4 9 p v 等。 在高速雷达数据采集系统中，我们根据实际的功能需求( 如实现d m a 传输) 以及成本的投入情况，最终选择了p l x 公司的p c i9 0 5 4 作为p c i 总线的接口控 制器。此块：芯片的详细情况将在第三章予以阐述。 2 5 小结 性能卓越的p c i 总线是现代计算机的主流总线，也是我们首选的数据传输总 线。要实现复杂严格的p c i 规范，自行开发无疑费时费力，也无法保证可靠性， 所以选用专用的接口芯片是快捷可靠的开发途径。通过对比多种主、从模式的p c i 接口芯片，我们最终选择了p l x 公司的p c i9 0 5 4 。 硕士沦空 基于p c i 总线的雷达数据采集系统 第三章基于p c i 总线的数据传输系统 3 1 引言 为了验证p c i 总线突出的传输特性以及p c i 接口控制器的一系列传输转换功 能，我们首先设计并实现了基于p c i 总线的数据传输卡。本章主要介绍此卡的系 统结构以及硬件实现情况，并探讨了其中的一些设计思路和关键技术。 数据传输卡的主要目的是验证在c 模式下总线控制器p c i9 0 5 4 的主要功能， 其中包括8 位从模式操作( t a r g e t 读写) 、3 2 位d m a 读写、中断处理以及p c i 9 0 5 4 内部寄存器读写，以及e e p r o m 芯片的配置等。 3 2 系统结构 数据传输卡主要是由五大模块组成：接口模块( p c i9 0 5 4 ) ，控制模块( c p l d ) 。 存储模块( s r a m ) ，配置模块( e e p r a m ) ，测试模块( 拨码开关) 以及显示模块( 数 码管) 。图3 1 所示为数据采集卡各模块之间的逻辑关系和信号流程。 在系统启动的时候，由e e p r a m 对p c i 9 0 5 4 进行初始化，根据用户的需要 定义其内部寄存器。拨码开关作为被监测的外界参量，既可以与l o c a l 总线的中 断相连，即拨动开关引发l o c a l 总线中断，继而通过p c i9 0 5 4 引起p c i 中断，通 知w i n d o w s ：也可咀作为c p l d 功能测试块，即通过c p l d 的控制，不断拨动开 关来改变数码管的显示。由4 片s r a m 组成的存储阵列用来作为d m a 读写操作 的外存储器，传输的数据宽度可自行设定为8 位、1 6 位或3 2 位。s r a m 的地址 线s a 【1 4 ：0 1 通过c p l d 得到数据地址。这样做是因为不同工作模式( c 、m 、j 模式) 下的译码地址线分别是l a 【1 4 ：0 1 和l a 【1 7 ：3 l 】，而通过c p l d 可以灵 活的定义这些管脚，方便的在两个模式之间进行转化。如果在确定工作模式、总 线宽度的情况下，可以将存储单元的地址数据线与p c i9 0 5 4 的地址数据线直接 相连，以提高速度、减少布线。 硕1 ：论文 基于p c i 总线的雷达数据采集系统 图3 1 数据传输卡的结构框图 3 3 主要功能模块 3 3 1 接口模块 p c 9 0 5 4 是3 2 位、3 3 m h z 的通用p c 总线控制器专用芯片。该芯片符合p c i 总线规范2 2 版，突发传输速率达到1 3 2 m b s 。l o c a l 总线( 局部总线) 支持复 用j # 复用的3 2 位地址数据，可为m 模式、c 模式、j 模式中的一种。p c i 9 0 5 4 内部有六个可编程的f i f o ，以实现零等待突发传输及局部总线和p c i 总线之间 的异步操作。p c i9 0 5 4 支持主模式( i n i t i a t o r ) 、从模式( t a r g e t ) 、d m a 传输方式， 可用于适配卡和嵌入式系统。其内部结构框图如图3 2 所示1 1 7 1 。 主模式操作 主模式操作就是允许本地的c p u 访问p c i 总线上的内存和i o 口。模式选择 必须在p c i 配置寄存器中便能给出，如p c i 主控设备存储器和i o 范围寄存器、 p c i 基址寄存器、主设备配置和命令寄存器等。主操作模式包括p c i 主设备存储 器和i o 译码、p c i 主设备存储器和i o 配置访问、p c i 双地址周期访问、p c i 主 硕士论文 基于p c i 总线的雷达数据采集系统 设备存储器写并无效操作。 从模式操作 从模式就是允许p c i 总线上的主控设备访问局部总线上的p c i 9 0 5 4 的配置寄 存器或内存，支持突发和单周期模式传输。p c i 9 0 5 4 通过1 6 字长的p c i 从设备读 f i f o 和3 2 字长的p c i 从设备写f i f o 来支持从p c i 总线到局部总线上的突发或 单周期的存储器映射访问和i 0 映射访问。p c i 基址寄存器用来设定p c i 存储器 和i o 空间的地址。从模式操作包括延时读操作、提前读操作等。 d m a 操作 p c i 9 0 5 4 有一个强大的双通道分散，收集d m a 控制器，支持p c i 主机和适配 器内存的高效突发传输。两个独立的d m a 通道能从局部总线到p c i 总线和从p c i 总线到局部总线传输数据。每个通道包括一个d m a 控制器和一个专用双向f i f o 。 两个通道都支持块传输、分散收集传输、应用或者不用e o t # 传输三种传输方 式。模式选择必须在p c i 9 0 5 4 成为一个p c i 总线主设备之前由主设备使能位 ( p c l c t 【2 】) 使能。另外，两个d m a 通道都能编程实现8 、1 6 或3 2 b i t 局部总 线带宽；使i i 使无效内部等待周期；使能使无效局部总线突发传输；执行p c i 存储器写并无效操作；设置p c i 中断( i n t a # ) 或者本地中断( l i n t # ) 等。 if ：o f 堆l ll 。1 翮砖l一。溅j - 鼬j 】w l i mi il 八 l ，o a 埘日l 2 r o t h i 滕_ l 似l h 蛐竹w b i 摄愁ih _ - 1 a h m m “r 刚l i j 足 - - d h 4 m b # 叫 l 燃i d m n p c 收种i l 徽l h 7 - 一 l w m ! 1 w f 口i -4 k 隳。 h i l 鲫w i i 1 q m u 口 i n - - 叫 一 l 管i a 嘞i i i l m m m i i 州il 硕l 一论文 基于p c i 总线的雷达数据采集系统 3 3 2 逻辑模块 从广义上说，大规模p l d ( p r o g r a m m a b l el o g i cd e v i c e ) 器件大致上可包含 两种类型的器件。一种是f p g a ( 现场可编程门阵列) 器件，一般基于s n u n 技术， 触发器较多，配置可以无限次地进行，比较适合复杂的时序逻辑设计。另一种是 c p l d ( 复杂的可编程逻辑器件) 类型的器件，一般基于f l a s h 技术，是普通p a l 结构的扩展。逻辑通过多路与或门( 即门阵列) 实现，然后直接驱动触发器或者 直接输出，比较适合中小型的组合逻辑设计。 由于我们的系统只是较为简单的组合逻辑控制，所以我们选用c p l d 来模拟 l o c a l 总线侧的c p u 。考虑到芯片配套开发软件、可用i o 管脚数、电压等级等 因素，最终我们选择了x i l i n x 公司的c p l d 器件x c 9 5 1 4 4 x l 。 x i l i n x 公司的c p l d 器件x c 9 5 1 4 4 x l 采用了最先进的f a s t f l a s h 技术，芯片 内有8 个相同的功能块( f o u n d a t i o nb l o c k ) ，各个功能块之问以及与i o 模块之 间由芯片内部的高速互连开关矩阵( f a s t c o n n e c ts w i t c hm a t r i x ) 连接，i o 模块 用于缓冲信号的输入和输出。 每个功能块内都有可编程与阵列( p r o g r a m m a b l ea n d a r r a y ) 、乘积项分配 模块( p r o d u c tt e r ma 1 l o c a t o r s ) 和1 8 个宏单元组成。功能块最多允许5 4 个 来自高速互连开关矩阵的信号。一旦信号进入功能块，功能块内部的可编程与阵 列可将信号连接到相应的宏单元。如果需要，通过乘积项分配模块，一个宏单元 可以连接9 0 个乘积项宏单元的输出可以通过快速互连开关矩阵接输出端口或 者作为反馈信号接到高速互连开关矩阵上作为其他逻辑的输入信号“。 x c 9 5 1 4 4 x l 可用的i o 引脚为1 1 7 个。包括几个特殊的i o 引脚，如全局时 钟端( g c k ) 、全局输出使能端( g t s ) 和全局复位置位信号端( g s r ) ，它们除了 可以作普通i o 脚外，还可以接到功能块的宏单元上分别用作全局时钟信号、全 局输出使能信号和全局复位黉位信号。 在x c 9 5 1 4 4 x l 的体系结构中，所有的信号在i o 模块形成输入和输出，在 功能块执行逻辑操作，在高速互连开关矩阵形成连接和执行逻辑操作。还有j t a g 控制模块和在系统编程控制模块，它们与j t a g 端口( t d i 、t d o 、t c k 、t m s ) 相连完成电路板测试和在系统编程功能。 在该块数据传输卡的硬件研制中，这部分是关键，它必须要能产生与l o c a l 总线相配合的控制信号和状态信号。我们采用了的c p l d 和l o c a l 总线相连， 充当l o c a l 总线的c p u ，系统工作于c 模式下。由于p c i 9 0 5 4 将完成p c i 总线 硕上论文 基于p c i 总线的雷达数据采集系统 和其之间的信号的传输，所以对于他们之间的时序关系，我们不用做任何工作。 我们主要是实现l o c a l 总线和c p l d 之间的时序关系。要实现这部分的逻辑设 计，必需非常熟悉p c i 9 0 5 4 的l o c a l 总线的工作时序；要对v h d l 程序进行大 量的仿真，并考虑c p l d 器件延迟，对时序进行仔细分析，使得p c i 9 0 5 4 产生的 控制和状态时序满足要求，从而是数据能够快速，完整的在p c i 总线和l o c a l 总线之间传输。 本数据传输系统的控制模块采用的是外部触发，由晶振电路产生时钟信号并 引入p c i 9 0 5 4 的管脚l c l k ，l c l k 与控制模块相连，提供l o c a l 总线的脉冲 时钟信号。 我们将控制模块的功能分为两部分：地址译码部分和逻辑控制部分。 地址译码部分 对于l o c a l 总线的读写而言，其数据源可能是来自于数据卡的s r a m 或者在c p l d 中实现的寄存器：同样其数据传送的目的地也只能是s r a m 或 c p l d 中的寄存器。通过地址译码，可以确定想要的操作对象。 通过设置p c i 9 0 5 4 的l o c a l 总线的寄存器组，可以使这些资源的地址 固定在l o c a l 总线的某一区域。在通过设置p c i 配置寄存器可以将l o c a l 总线的这一段区域映射到计算机内存空间，这样我们就可以通过计算机对存 储空间的读写来完成对l o c a l 总线存储空间的操作。在t a r g e t 传输中，因 为其是单周期传输，我们只要在c p l d 中定义l o c a l 总线侧地址空间的某 一个地址位，并将它送给p c i 9 0 5 4 相应的寄存器；在d m a 传输中，我们要 将在c p l d 中定义的s r a m 的首地址给p c i 9 0 5 4 相应的寄存器。 逻辑控制部分 主要是用来根据s r a m ，p l x 9 0 5 4 ，状态寄存器和命令寄存器的信息来 产生等待、中断和传输终止等一些控制信号。 3 3 3 存储模块 在接口芯片p c i 9 0 5 4 中用于d m a 传输的内部存储f i f o 只有3 2 的d w o r d 的大小，远不能满足高速连续大容量的数据传输要求，所以数据传输卡的实现中， 采用外加s r a m 来缓存采集的数据。我们采用的存储芯片是c y 7 c 1 9 9 - - 1 5 p c 高效的c m o s 静态r a m ，它的容量是3 2 k 8 。在本块数据卡上，因为我们要 实现3 2 位的数据传输，所以需要4 片s r a m 来构成容量为3 2 k 3 2 存储系统。 硕士论文基于p c ! 总线的雷达数据采集系统 c y 7 c 1 9 9 1 5 p c 有- - ；f b 封装形式：d i p ，l c c ，t s o p l 。根据实际布板情况，最后 选择d i p 形式封装的芯片。 信号介绍： w e # ：读写使能信号，低电平时开始写周期，高电平时开始读周期。 o e # ：输出使能信号，低电平有效，在其低电平数据读出有效。 c e # ：芯片选择信号，低电平有效。它与w e # 同时处于低电平时，开始写 操作；它与o e # 同刚处于低电平，而w e # 处于高电平时，开始写操作。 a 【1 5 ：0 】与i o 【7 ：0 】分别为地址输入位和数据输出输入位。 四片c y 7 c 1 9 9 一1 5 p c 位扩展 由四片c y 7 c 1 9 9 1 9 p c 位扩展构成3 2 位的s r a m ，图3 3 所示为四片 c y 7 c 1 9 9 1 5 p c 位扩展连接结构图。 1 y e # ( ) f a t c e l 图3 3s r a m 位扩展连接图 图中所示的地址线l a 【1 5 ：0 1 】以及三根控制线( w e # ，o e # ，c e # ) 全部与控 制模块( c p l d ) 相连，而数据线i o 【3 l ：o l 是与p c i 9 0 5 4 的数据线相连的。由 控制模块控制s r a m 的读写控制信号和地址信号。p c i9 0 5 4 响应这些控制信号， 并将地址信号送入c p l d ，由c p l d 将这些地址信号赋给s r a m 的地址线，最后 p c i9 0 5 4 根据每个地址将对应的数据写入s r a m 或从s r a m 中读出。 螺簧智牮i 硕上论史摹于p c i 总线的雷达数据采集系统 3 3 4 配置模块 虽然p c i9 0 5 4 协议中提到可以空启动，即没有e e p r o m 也能够启动计算机， 此时p c i9 0 5 4 加载默认值，但这样的值一般刁i 符合用户的特定要求，所以我们还 是需要e e p r o m 配置电路加载我们设定的寄存器的配置值。图3 4 说明了 e e p r o m 的连接方法。芯片是s t m i c r o e l e c t r o n i c s 公司的m 9 3 c 5 6 ，其中r 3 1 可 接可不接：不接时，跳线器连接r 3 2 ，p c i9 0 5 4 读取m 9 3 c 5 6 作为配置；接上的 话，则跳线器断开r 3 2 ，p c i9 0 5 4 以默认方式启动。 ；了p !j ， ； + j u m 距rj ： j ? j 。；! 广_ 【 托甜i 3 2 1 。卜 i ，r 3 1 0 k 1 l k u 3 g n dd 0 j v c c 3 3 曲，1 0 k 一 3 。 e e d i 艟e d ( wdi n g n d 幻4 l k ， 2e e $ k pc l k v c c 3 381e e c s v c cc s - !：e e p r o m 图3 4 e e p r a m 的配置电路 计算机启动时的过程如下：上电后p c i9 0 5 4 首先读取e e p r o m 的值，写入 对应的寄存器，然后b i o s 枚举出每类总线( 当然包括p c i ) 上的每一个设备， 建立管理设备的数据结构( 此时一些标准的设备已经完全得到资源，如显示器、 鼠标、键盘，所以它们在操作系统启动前已经可用了) 。当加载操作系统的时候， 要把这个数据结构的指针传递给操作系统，当操作系统如w i n d o w s 启动后将再次 为包括p c i9 0 5 4 在内的硬件设备分配资源，包括内存空间、中断请求、i o 空间 等。所以e e p r o m 的设置非常重要，它除了申请地址空间外，还实现对p c i 9 0 5 4 一些关于设备号码、中断、d m a 等寄存器的配置。 硕l 论文 基于p c i 总线的雷达数据采集系统 图3 5 是p c i9 0 5 4 数据手册中给出的需要配置的寄存器及其在e e p r o m 中的 排列顺序，我们将根据这个图表提供的地址顺序在e e p r o m 的配置文件中依次 配置各个寄存器。 s r i o i e e p r o m 0 1 日t b o t d 靶r i p t l o nr d m r i t l l 5 挑矗州 d 纠h i d p c d h 孙：1 6 1 v o o d o t l 0 p c _ d r l 5 0 1 c h c o o o i c c r 捌 c 融c o d e i r w 瞄 c c r l r ：0 l ，p c r e v l r ：0 l 鞠 m 日i i n l n 吖l “m 帅o 哪ip c t h t q ，i 屹料g r 限0 i h t 峨汁，i n 呻i l h r h l - qp c _ p r p ：棚，p c l r 社m c hm s w 一柏_ b 世o 【u w 队栅曲 m 研1 3 1l 鳓 e hl s w “m d b 靠o i l h 甜“嗣啦 m p 0 x 咀i s a 耕s w 坷暇fc u “嘶嗍 m x l 3 1 ：1 0 1 1 孙l s wo i m a l l b o x t l s o td 。m i m x l l i & q m s w o f i l b - m o h f t c r t 0 4 o e o i a d d t l 8 $ 蜥0l 嗍3 1 ：l e 】 i _ s * “hp c - m h f 鼢0 0l s o f 龄【1 s ：q m s w i c c a l e 孵 删m i 舶m a o ) h p c “瞳删r 蛳8 d 柏0l 【3 t ：l 嘲 i $ 1 v o r l o 蝴 柑- 佣腑哪打p c f 4 a 4 o e t 村帕蚺肆h 0l 坝镕m 1 c h m s w d m o 螂飙a t 嚏嘣b n 鼬确l 耵m r b m 3 1 ：_ 啪 1 i e h l 洲o i m 喇“口m 嘲峨h i 础i 出新m a r b r | 1 5 = a i 2 0 hs w d s 州e e p r 0 w 哺p 哪* d 蛔粥p t - m t 弘1 1 5 剐 l s w 盯l 鼬j i 曲h 憎。l c 州删r 0 蚶r ， 2 扑 t