（电路与系统专业论文）基于pci总线的128通道hdlc处理器芯片的研究.pdf

东南大学博士学位论空 摘要 基于p c i ( p e f i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 总线的1 2 8 通道h d l c 数据帧处理器芯片是强翦 广泛应用于大瓤网络服务器、路由器设备、工业控制释领域的接口处理芯片。根据所实现的 功能，它可以划分为p c i 桥接器、缓冲区镑理器、1 2 8 通道h d l c 数据帧处理器以及线路接 鞘攀元嚣令墓本逛路模块。线疼接霜单元攘豢逶遂翡熬嚣凑时努复羽链爨土熬不弱毂发薅蒎 与具体的逻辑通道进行对成分配；1 2 8 通道h d l c 数据帧处理器实现对不同通道的数据进行 垮网络中数据链路层相关的帧标记添加去除、“o ”插入检出、帧校骏序列( f c s ) 的插入检 测等功能；缓 审区管理器在h d l c 处理嚣与p c i 辑按糕之闯进行数据的缓 中和遴率鳃适配； p c i 轿接器电魏戴负责在芯片和计算税逡存之闻透霉亍懑速的数器传输。 整个系统设计的关键是实现复杂的电路功能和在保证较小芯片阿积的条件下达到芯片数 攒吞睦率豹要求。 l 萋老要求魄鼹霹数据竣黪处理符合h d l c 相关巍蕊，在p c i 接躁测簿台p c i 本地总线规范，同时整个芯片易予管理和维护；后者骚求采用合遐的分析方法，确定系统性 能对四个基本电路单元的设计要求，并进行合理的指标分配。 嚣蘩数一浆逶蘑芯冀中慕爱薅多个3 2 遥遥h d l c 鲶理器送行壤囊豹方法寒缝溪更多熬数 据通道，我们设计了可以间时处理1 2 8 个通道的h d l c 处理器，大大降低了硬 牛资源开销a 为了使芯片的核心电路凝有更广泛的通用性，我们设计了具有标准化本地总线接口的 p c i - q b u s 耩狻器毫臻，它霹戮渍足多令不嚣类墼熬逶j 蓬霆簿透嚣数擐接天懿要求e 禳器本芯 片对p c i q b u s 数据吞吐率的鬻求，我们采用目前主流的软硬件联合设计的思想对电路的功能 进行了分割和优化，以较小的电路规模逖到了系统的性能要求。 在对整个浚诗逶霉充分仿真验证熬蒸醚上，采霜f p g a 帮囊鬻慧片，设诗了多耱浮绩援， 建立了实际的软硬件验证平台，对整个设计进行了全黼的测试。测试证明，整个电路达到了 设计要求。 关键词：v l s i ；p c i 总线；耩按器；壹嫠存储器访翊；h d l c ；f p g a ；嚣醢率。 i v 摘要 a b s t r a c t p c ib u s12 8 - c h a n n e lh d l c p r o c e s s o ri sam o n o l i t h i ci n t e g r a t e dc i r c u i tw h i c hi sn o ww i d e l v u s e di ni n t e r n e t i n t r a n e ta c c e s se q u i p m e n t sl i k en e t w o r ks e r v e r ，r o u t e r ，a n di n d u s t r i a l c o n t r o l s y s t e m s t h ew h o l ed e s i g nc a l lb ed e v i d e di n t of o u rm a i np a r t s ：p h y s i c a ll i n ki n t e r f a c em o d u l e ( p l i m ) ，1 2 8 。u s e rh d l c p r o c e s s o r ，b u f f e rm a n a g e r ( b m ) a n dp c i - q b u s ( q u e u eb u s ) b r i d g e t h e p l i ms u p p o r t su pt o1 2 8b i - d i r e c t i o n a lh d l cc h a n n e l sa s s i g n e dt oam a x i m u mo f4c h a n n e l i s e d e 1l i n k s t h en u m b e ro ft i m e s l o t sa s s i g n e dt oa nh d l cc h a r m e li sp r o g r a m m a b l ef r o m1t o31 f o re a c hc h a n n e l ，t h eh d l cp r o c e s s o rp e r f o r m s f l a gs e q u e n c eg e n e r a t i o n d e t e c t i o n ，b i t s t u f f i n g d e s t u f f i n g ，a n df r a m ec h e c ks e q u e n c e ( f c s ) g e n e r a t i o n c o m p a r i s o n t h eb mp r o v i d e s8 k b y t e so fo n - c h i pm e m o r yf o rp a r t i a lp a c k e tb u f f e r i n gi ne a c hd i r e c t i o n t h i sm e m o r yc a nb e c o n f i g u r e dt os u p p o r tav a r i e t yo fd i f f e r e n tc h a n n e lc o n f i g u r a t i o n s t h ep c i q b u sb r i d g es u p p o r t sa 3 2 - b i t ，3 3m h zp c i2 1i n t e r f a c ef o rc o n f i g u r a t i o n ，m o n i t o r i n ga n dt r a n s f e ro fp a c k e td a t a ，w i t ha n o n - c h i pd m a c o n t r o l l e rw i t hs c a t t e r g a t h e rc a p a b i l i t i e s t h i sp a p e rf o c u s e so nt h er e a l i z a t i o no ft h ew h o l ed e s i g nw i 血r e l a t i v es m a l lc h i pa e r a f o l l o w i n gt w om o t h e d sa r eu s e dt om i n i m i z et h eg a t er e s o u r c e sw h i l em e e tt h ed a t at h r o u g h p u t r e q u i r e m e n t so ft h ed e s i g n as i n g l e1 2 8 - c h a n n e lh d l cp r o c e s s o ri su s e dt ot a k et h ep l a c eo f4 3 2 - c h a n n e lh d l cp r o c e s s o r s ，w h i c hi s a d o p t e di n s o m et y p i c a ld e s i g n s ，t or e d u c et h e g a t e r e s o u r c e s h a r d w a r e s o f t w a r ec o - d e s i g nm e t h o di su s e di nt h ed e s i g no ft h ep c i q b u sb r i d g e t h ew h o l e f u n c t i o no ft h ep c i - q b u sb r i d g ei sp a r t i t i o n e da tt a s kl e v e l ，a n de a c ht a s ki sr e a l i z e dw i t hb o t h e m b e d d e dm i c r o - c o d e sa n dh a r d w a r e l o g i c s f o r c o m p a r i s i o np u r p o s e s o f t w a r e o r i e n t e d h a r d w a r e s o f t w a r ec o d e s i g nm e t h o di su s e dt om i n i m i z et h ec h i ps i z e w i t hx i l i n x sf p g ax c 2 s 2 0 0 p q 2 0 8a n dx e v 6 0 0 e p q 2 4 0 ，t h eb r i d g ea n da1 2 8 一c h a n n e lh d l c p r o c e s s o r ( i n c l u d e1 2 8 - u s e rb u f f e rm a n a g e ra n dp l i m ) a r er e a l i z e da n da s s o c i a t e dt e s ts y s t e mi s b u i l t i tc a l lm e e tt h eh i g hs p e e dd a t at r a n s f e rr e q u i r e m e n t sf o r12 8u s e r s k e y w o r d s ：c i r c u i ta n ds y s t e m ；p c i ；b r i d g e ；d m a ；h d l c ；f p g a ；t h r o u g h p u t v 东南大学学饿论文独创牲声鞠 本人声明所晨交的学位论文是我个人在导师指导下遴嚣敕研究工豫及取得的磺究成果。 尽我所翔，除了文中特鄹热以标注和致谢瀚地方补，论文中不包含冀仇入已经发浚或撰写过 的研究成果，也不包含为获得东南大学或熟它教育机构的学位或证书而使用过的材料。与我 一燧工作鲍同志对本硪究所傲黪任俺贡献蟛西在论文中馋了竣确懿说磷并表示了谢意。 醑究生签名：塞陴嚣 鬏：必 东南大学学位论文使闱授权声鞠 东南大学、中国辩学援术谊惠研究联、国家霆书镶蠢权 | 蟹本人濒送交学位论文斡复零 件和电子文档，可以采用影印、缩印或其能复制手段保存论文。本人电子文档的内容和纸质 论文的内容相致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布( 包括 列溪) 论文瓣全灏或郝分内容。论文的公糍( 包摇聪登) 疆援末嘉大举礤究生院办疆。 磷究生签名：名擎雄霉薅签名； i i i 霞麓：嬲噼 第一章绪论 第一章绪论 基于p c i 总线的高速多通道i t d l c 数据帧处理器芯片邈一种尚性能的通信控制器。可以实现对上百个链 路遥道上的h d l c 数摄帧进行标志字节搜索、c r c 校验运舞等与协议相关的处理功能。通过离滋齄静p c i 总 线，该芯片可以与计算机系统进行高速的数据收发。与主流计算机系统相缝合构成的高速通信控制平台可 以广泛应用于人型通信设备、路由器、网络服务器和工业控制等领域。要理解该芯片的功能满要首先理解 p c i 慧线按议“1 秘h d l c 趣范”3 。 1 1p c i 总线的特点与系统应用 在计算机发展的过程中，曾利用计算机外设总线( 比如e 1 s a 、i s a 等) 来实现微处理器与外设包括网络 的连接”。但随着计算机微处理器芯片的飞速发展，原有的计算机外设总线己适应不了发展的需求，p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 作为一种新型的计算机局部总线应运而生。p c i 总线即外同部件互连总 线由i n t e l 公司1 9 9 1 年首先提出，后联合世界上多家公司来完善、推广和强化，形成了p c i 标准。1 9 9 5 年公布 p c i 局部总线规范2 1 ”1 版本后，p c i 总线更加受到业界的重视，并被越来越多的高档微机和服务器所采用。 p c i 总线提供了面向未来网络的技术通道。和其它的局部总线比较，它可以处理系统中更多的负载因而更 可靠。它支持即插即用，且具有较少的管脚。作为一种高速的3 2 位或6 4 位多地址多数据外围部件互联局部 总线，它具有高达几个g b r s 的数据带宽适合连接各种高速计算设备、图形适配器和不同类型的网 ”0 1 。 同时，p c i 总线是跨平台解决方案，它的出现使厂商为s u nk 作站，m a c 机和p c 机等不同体系结构生产同一 插件成为可能。开发面自 p c i 总线的芯片和各种板卡，己成为商业界竞争的热点之一。准确地理解p c i 总线的 传输规范不仅对计算机系统的研制，对计算机系统的应用，而且对于网络建设均有重大意义。 目前，p c i 总线仍然在不断地向前发展，p c i 2 2 i ” 和p c i 2 3 t 2 2 j 规范已经相继推出。研究基于p c i 总线的 接口电路具有广泛的应用前景和市场价值。p c i 总线的特点如表1 1 所示1 2 ”，它在计算机系统中所处的位置 由图1 i 给出。 表1 1p c i 总线的特点 特点 说明 为p c i 总线设计的器件是针对p c i 的，而不是针对处理器的， 独立于处理器 因此设备的设计独立于处理器的升级。 每个p c i 总线具有支持约8 0 一条典型的p c i 总线实现方法支持约1 0 个电气负载。每一个 设备对于总线构成一个电气负载，因此每一个设备可以包括 个p c i 功能 8 个p c i 功能。 支持多达2 5 6 个p c i 总线设备技术规范提供对2 5 6 个p c i 总线设备的支持。 当停放在p c i 总线上的主设备写p c i 目标时，在3 3 m h z 总线 访问时间 速度下，时间仅为6 0 n s 。 桥支持完全总线并行操作，与处理器总线、p c i 总线和扩展 并行总线操作 总线同步使用。 东南大学博士攀位论文 垒瑶支撩p c i 总线主设备，允许淘缀p c i 总线访问和邂过 p c i p c i 与扩展总线桥访问盎存储器和扩展总线设备。另外， 总线主设备支持 p c i 主设豢能够访翔驻整予总线级刹较低螅另一个p c i 总线 上的窝标。 p c i 总线静裁能够在另一个蕊线主没蚕正在p c i 总线上执行 隐式憨线 孛裁 传送对敖生。 总线信号使用经济，一个功能p c i 聪标只有4 7 个引脚，主设 l l 瓣数少 备只有哇9 个 l 脚。 变易完整性校验在地址、命令和数据上进行奇偶校骏。 三类地址空间存储器、i 0 和配置地址窳间。 自动配置 配置寄存器的全位级别规藏，支持囊动的设餐检测与粼置。 在与p c i 设备或面向扩展总线的同类设备通信时，软件驱动 软件透明 程序使用相同的命令集和状态定义。 插入母舰范包括p c i 连接器和插入# 的定义。 插入“暑尺寸甄范定义了三种撩每尺寸：长卡、艇卡和变糍短导。 图1 1 计算机系统中的p c i 总线 1 2 开放系统互联参考模型f o s i ) 与i - i d l c 协议 c c i t t 和i s o ( i n t e r n a t i o n a ls t a n d a r d o r g a n i z a t i o n ：国际标准化组织) 为了使网络体系结构标准化， 连接具有不同网络体系的计算机系统，建立了图1 2 所示的o s i ( o p e ns y s t e mi n t e r c o n n e c t i o nr e f e r e n c e m o d e ) 开放系统互联参考模型【2 4 l 。 2 第一章绪论 图1 2 0 s i 网络分眉 o s i 参考模型势为7 瑶，敞簌屡至毫层依次为物理层 p h y s i c a ll a y e r ) 、数据链路层( d a t a - l i n kl a y e r ) 、 嬲络层( n e t w o r kl a y e r ) 、传输璐( t r a n s p o r tl a y e r ) 、会话层( s e s s i o nl a y e r ) 、表示层( p r e s e n t a t i o nl a y e r ) 和应用层( a p p l i c a t i o nl a y e r ) 。本课题中的h d l c 处理器是对在第二层，即数据链路层上传输的数据进行 处理。 数据链鼹鼷位予物理凄与霹络层之闼，拳l 臻臻瑾瑶提供懿“魄特亭列镥邀功簸”，为掰终爨提筷疆务， 即在邻近的节点之间实现透明的、高可靠性的数据传送。所谓遴明韵数据传送，是指无论馊辩j 什么样类跫 的数据，都按其原来的形式传邀。所谓高可靠性数据传送，是指传送次序止确，不出错。数据链路层的主 要 壬务是加强物理层传输原始比特的功能，使之对网络层显现为一条无错线路；并为网络层提供设计良好 戆瑕蚤接日确定舞祷将物蘧瑶辨跑特滚组戒棱，处理传输筹镱，调整帧静滚逮，不至予搜慢速接收方被 快速发送方淹没。因为耪理屡彼仅传送和搂救比特流，并不关心它的意义和结构，所班只麓依戆数据链路 朕来产生和识别帧的边界。这可以通过在帧的前后附加上特殊的二进制编码模式来实现。如果这些二进制 编码偶然在数据中出现，则必颁采取特殊措施以避免混淆。 数据链路撩议正是力了实现上述数据链瓣照务磊裂定鹣诲议th d l c h i g hl e v e ld a t al i n kc o n t r 0 1 ) 满级链路数据控制规程就是其中极具代表性的协议。它是面向比特的规程，w 以对任意数据进行透明、离 散、准确的传送。图1 3 是h d l c 帧的数据结构。 f l a g a o d r 苣s sc o n t r o ll n f o r m a t l o n f e sf 0 1 1 1 1 1 0 ) ( c r c - 3 2 c r c - c c | r n 。1 1 1 o ) 图1 。3h d l c 帧的数据缡构 标忠段( f l a g ) ：数据链路层的数掰传输是班帧为单位的，为了解决帧同步的阀蹶，即从收到 的比特流中无误的判断出一个帧的边界，h d l c 规定了每一帧都以f l a g ( 0 x 7 e ) 为开头和结尾； 地址段( a d d r e s s ) ：用于标识接收螽占的地址； 控制羧( c o n t r o l ) ：是最先复杂戆字段，擐撂它躺定义可将h d l c 姣分为信意犊、监督帧恭| 无编母桢； 信息段( i n f o r m a t i o n ) ：所要传输的数据； 帧校验序，u ( f c s ) ：用于对传输数据的检错与纠错。h d l c 规程中采用循环冗余梭验码( c r c ) 。 3 东南大学博士学位论文 本设计孛可采嗣c r c - c c i t f 编玛，多瑗式为 l + z 2 + 5 + 彤坫， 或用c r c 3 2 编码，多项式先 、斗融圣棼斗) 越斗圣 皆+ 紫壬妒叠壬皆年皆 皆斗凳2 ， 1 3 漂趱舞研究芯片豹动能缭梅 本潦鼷的硪究内褰是基予p c i 总线静静粪逮、裹密度h d l c 数据梭处理与链鼹管理芯片。这类蕊片 的基本结构可以用翻1 4 表示# 5 j f 2 6 】。 线路1 抖 线路2 铮 线路n 呻吟 x 一 接收物理 接收高速网 。 逻辑通道： 多通道 = 目 缓冲区 ”h d l c 数据 虿一 p c i 分西己器 帧处理器 线路接口数据处理 多通道缓冲 多通道 总线 k d m j 、 q 叫接口 1r 处理单元模块 区输控制j 控制器 模块 发送物理 发送高速 广i 逻辑通道 多通道 痼： 。h d l c 数据 分配器 帧处理器 图1 4 本课题所研究芯片的功能框图 图中： c l 本地 总线 线路接口处理模块：对于接收的多个物理链路上的数据按照逻辑链路的不同进行数据的重新分 配。一个物理链路上可能传输多个逻辑数据链路。如一个e 1 链路包括3 2 个时隙，其中3 1 个 可以用于不同的链路进行数据传输。 h d l c 帻处理器：主要进行h d l c 帧的标志( f l a g ) 检测与插入，f c s 的计算和检测，填充 比特的检出与插入等主要与协议有关的工作。需要指出的是，目前所采用的各种数据链路层的 数据包的结构都与h d l c 的数据帧结构基本相同，所以该处理器可以广泛地应用于帧中继系 统、p p p 协议数据包的处理等场合。 通道缓冲区管理与传输控n - 主要负责对属于不同逻辑通道的数据缓冲区进行管理，避免缓冲 区溢出，进行p c i 总线占用申请等工作。 通道d m a 控制器主要负责在主机系统内存和芯片内部数据缓冲区之间进行高速的数据突发传 输。 p c i 接口模块主要完成与p c i 总线有关的协议处理工作。 4 第一章绪论 1 4 本课题芯片的典型应用环境： 1 4 1 骨干交换祝接入、边缘交换梳 基予p c i 总线躲毫速、篱密度h d l c 鼗撵帧姓瑾与链踺管瑾慈片在嵩逮路由嚣中瓣一个獒壅应蠲躲强 1 5 所示1 2 7 i 。 鹜5 中静c p u ( 中央簸疆器) 拳动态存髓器强及其它静静羽葱片鞫成嵌入式豹处理系统。 目裁的骨干带点的网络设备主要商嚣干a t m ( 异步转移模式) 交换桃羊鞋千兆比路由器硬大类t 其中 释种类犁的骨干a t m 变换机在国内干线两上屠主流地位。 图1 5 该芯片在高速路由器中的一个典型应用 a t m 技术中所处理的数据包是固定长度的a t m 信元，它与目前的x d s l 、帧中继设备互联时，必须首 先对接入的各种数据进行适当的处理，然后封装成信元通过标准的接口送入a t m 交换矩阵。其中基于p c i 的高密度h d l c 控制器可以对多达上百个逻辑通路进行数据处理，然后通过p c i 总线送入到内存中。在内存 中的数据包通过a t m 的s a r ( 分段与重装) 进行拆装，然后通过标准的u t o p i a ( 通用a t m 物理层测试接 口) 接口，将数据送入到高速的交换矩阵中进行交换。这种应用环境下如果a t ms a r 与标准的s d h 处理 电路或其它符合a t m 物理层规范的标准接口电路相结合，通过光纤传输系统或其它中继线路和远端的a t m 骨干交换机连接，则接入板就构成了一个小型的边缘路由器，完成数据包在不同端口之间的交换。 如果上图中的高速网络接口芯片为1 0 m 1 0 0 m 以太网处理芯片，或千兆以太网芯片，那么该系统就可 5 东南大学博士学位论文 潋将多静渡务送行褰接接入鬟裹速懿麓络中。 1 4 2 网络访问服务器 由于撼f p c i 总线的的离速、高密度h d l c 数据帧处理与链路管理芯片可以同时接众多的访问通嫩， 并且具有缀赢匏处理能力，珊戳非常避会应用谯各种服务器中，掇离访朔服务数据的吞迁萎。个典毅公 嗣服务器翻图1 6 f f ? 示t 2 8 。 霹| 三l 羲出，该涎诗可以溢是瑗鸯的主要公阙接a 方式 l 辜应鼷。 1 4 3 工业控制 接入服务器 图1 6 本设计在接入服务器中的应用 在各种1 ：业控制、生产管理以及监测系统中， 采集和通信，该芯片可以有效的应用于这类场合。 l 砸盂虿磊_ 蓍 l 采集与控制l k 日_ _ 日日_ _ _ _ _ 口_ _ 目 多个e l 中继线 往往需要中央控制平台与各个作业面、监测点进行数据 如图1 7 所示。 中央控制平台 图1 7 本设计在工业控制、监测系统中的应用 总之，由于基于p c i 的网络应用十分丰富，设计基于p c i 总线的高密度、高速度的h d l c 处理器有着十 分广阔的应用环境和实际应用价值。 6 第二二章目前间类芯片的豳内外研究情况 第二章目前同类芯片的国内外研究情况 2 1 支持i s a 总线的舆型阊类芯片的技术特点 基于p c i 总线的多逶道h d l c 数据顿处理器芯片技术的发展是伴随着计算枧系统和计算机嬲络技术的 发展而不断得以提商的。在p c i 总线出现之前，计算机系统中主要依靠i s a 总线进行外围设备的连接。此 时蠢大量基于i s a 惑线接墨静事行避镶控毒器( s c c ：s e r i a l c o m m u n i c a t i o n c o n t r o l l e r ) 虚弱与兹匿繇述豹 环境中。z i l o g 公司的s c c 被认为是这类芯片的典型。翻2 1 是该公司具有较强处理能力的z 8 5 2 3 0 芯片的 电路结构框图【”i 。 数据总线 控制总线 它们具有r 面主要特点 图2 1z 8 5 2 3 0 的内部电路结构 单芯片同时处理的通道数量较小，典型的芯片同时支持2 个通道。 单一通道的线路数据速率较低通常最大为2 m b i t s 。 支持i s a 总线接口。 可以采用d m a 或i ( 3 方式与主机进行数据交互。 2 2 具有p c i 总线接口的同类芯片的技术特点 自p c i 总线应用于计算机系统中后，特别是1 9 9 5 年p c i s i g 推出p c i2 1 本地总线规范后，p c i 总线 由于其出色的性能而在主流计算机系统和服务器领域被j “泛应用，基于p c i 总线的多通道s c c 开始出现。 从所采用的技术路线和所支持的通道类型来看，可以分为两大类，。r 面对此进行一一分析。 2 2 1 采用分布式芯片结构的实现方法 这是出现较早的一类设计方法，以c o n e x a n t 和m o t o r o l a 的相关设计为代表。图2 2 是c o n e x a n t 的 7 东南大学博士学位论文 p c i 总线 图2 2c n 8 4 7 1 2 4 8 系列芯片的电路结构 数据链路0 数据链路1 数据链路n c n 8 4 7 1 2 4 8 系列芯片是分别支持3 2 ( c n 8 4 7 i a ) 、6 4 ( c n 8 4 7 2 a ) 、1 2 8 ( c n 8 4 7 4 a ) 、2 5 6 ( c n 8 4 7 8 ) 个 h d l c 通道的多通道同步通信控制器( m u s y c c ：m u l t i c h a n n e ls y n c h r o n o u sc o m m u n i c a t i o nc o n t r o l l e r s ) 。 其主要支持o s i 模型的第二层处理功能，可以用于帧中继，x 2 5 ，7 号信令系统( s s 7 ：s i g n a l i n gs y s t e m 7 ) ，l a n w h n 数据协议转换等领域。在少量主机应用程序的控制下，m u s y c c 采用链表的方式实现多个通道 的h d l c 数据在主机内存和链路之间进行传输。m u s y c c 最多可以连接8 个独立的串行e 1 链路，它的p c i 接口 电路支持3 2 位总线宽度 d 3 3 m h z 或6 6 卅1 z 两种速率等级。每一个逻辑通道的数据速率可以是n x 6 4k b p s ，也 可以是一个6 4 k b i t s 时隙内n x s k b s 的组合m u s y c c 还提供个3 2 比特的扩展总线，用于实现对其它外 围电路的配置功能。 从电路结构上讲，它具有如下的特点 电路的整体功能被划分为主机接口单元和多个通道组( c h a n n e lg r o u p ) 的组合。每一个通道组负 责处理一个串型端口上所有通道中的数据。根据芯片的应用场合通道组的数量可以为l 、2 、4 或者8 个，能够处理的最大通道数量分别为3 2 、6 4 、1 2 8 和2 5 6 个。 每一个通道组内，包括串行收发端口处理电路、面向比特的收发h d l c ( h d l c ：h i g h 1 e v e l d a t a l i n kc o n t r 0 1 ) 处理器和收发d m a ( d m a ：d i r e c tm e m o r ya c c e s s ) 控制器电路。每个通道组可以进 行单独的配置。 主机接口单元内部包括p c i 总线设备的配置管理功能，不包括d m a c ，d m a c 的功能由通道组 提供。 每个通道组都拥有独立的本地通道数据缓冲区，不同速率的通道占用缓冲区的量在总量固定的 情况下可以进行单独配置。 从链路管理和数据传输所采用的数据结构来看，c n 8 4 7 4 采用的是共享缓冲区管理方式。对于每一个 通道，在主机内存中都要建立一个能够被mu s y c c 和主机应用程序所访问的、以链表结构进行维护的数 据缓冲区川。每一个通道组r 与用的共享缓冲区包括描述符缓冲区、发送消息队列和接收消息队列三个部分， 三个部分在内存中可以占用非连续的存储空间，如图2 3 。对于每一个通道组都需要独立地进行上面三个 部分的缓冲区分配。 在m u s y c c 的内部存在着最大1 m 字节的存储空间。用于对整个芯片的工作参数进行配置和管理，它 图2 3 c n 8 4 7 1 2 4 8 的存储器映射结构 2 2 2 采用集中处理芯片结构的实现方法 m 委用苎烹昝冀苎苎爹丝盟毫翌亳擎譬9 m c - s i e r r a 公司的p m 7 3 6 4 ，6 ，7 和d a l i a s 公司的d s 3 1 3 1 4 系列芯片 老垡喜塞竺量有竺里翌所示整皇登筻构。从图中可以明显地看出该结构与c 磊8 j 五磊不同。它苫磊= 晶 警茫要羹竺翼碧二耋署篓竺? c 氅巷哩譬理器、多通道d m a 控制器和通南；- 总夏箍蔷亲荔孟_ 暑芰持是 翼岩竺! ! 凳篓竺要篓竺望鐾路，虽然最大可以支持s 个外部链路，最大支持逻葛适釜篆磊蒜舅：；s 苯_ 磊盖 j j 道化的链路数据速率最大为5 2 m b i “sl 。 ”“”4 类奇芯 同”取不求读 行清、 进务置服配 吖。道埘的通制问行控访进 来写、令读化命接始作直初操行与 的进位。机复 求主组请被道务以通服可、“卜七为一始称有初 被具与。 用都位作使组复操量道片等 大通芯道过个行通粕铲嘣耕 主。计闭是唧关点能制或特功控活个的以激 一同可、外不机息另现主信的实它置 ，适配 吖作通的 叫操一部的器内型存片 一一一一一 一一一一一 一一一一一一一一， 一一一一一一一， 东南大学博士学位论文 簸电路缝耱上我粕可鑫番至它与c n 8 4 7 4 疆嚣缒不同。c n 8 4 7 4 其链整瑾遴遘琵豹， 颦链路，每枣链辫都 包括独立的收发数据分配电路、多通x 谴h d l c 数据帧处理器、本地数据缓冲隧管理电路和d m a c ；p h 7 3 6 4 6 7 则可以处理通道化和非通道化两种链路，具有熊够同时处理1 2 8 个通道的收发数据分配电路、h d l c 数据帧 照理器电茔蔷、缓冲嚣管理电路以及眺e 。献技术实现角庹来看，矮者其有较高斡难度，但需凝较小豹蕊片 实现面积。 链路0 链路i 链路n j i 竺h 鳖h 鲎h 墼卜 通用 p c i 总线 控制器 1 图2 4p m 7 3 6 6 的电路结构 p c i 总 线 在数据结构上，p m 7 3 6 6 采用图2 5 所示的队列结构【3 5 j 。与c n 8 4 7 4 明显不同的是，p m 7 3 6 6 对所有的数 据收发进行统一的管理，而c n 8 4 7 4 针对每一个链路对应的通道组都建立了独立的配置和管理空间，并且每 一个通道都具有独立的收发链表队列。在p m 7 3 6 6 ，收发数据缓冲区在没有使用前不设定具体的所属关 系，数据量大的通道可以占用更多的数据缓冲区，可以进行随机的动态分配和使用，具有更大的灵活性。 c n 8 4 7 4 具有p m 7 3 6 6 所不具备的优点，它的通道组处理电路的结构相对要简单，从而更容易进行独立 优化设计，它在软硬件结构上都有明显的可堆叠性，从而在设计系列化和可扩充性上具有明显的优势。而 p m 7 3 6 6 的每个电路单元的设计难度要更大一些，在系列化过程中，需要对每个电路都要重新设计。 接收 自由 指针 队列 接收 已收 指针 队列 发送 悬挂 指针 队列 发送 已发 指针 队列 接收数据缓冲区描述符 i ： 叫接收数嘉描述符 接收数据描述符 发送数据缓冲区描述符 冲区 女据 冲区 网 i 壁匡l 女据缓 冲区 女据缓 冲区 1 0 糕一 薰一 送一送一送一送 发一发一发一发 第二章目前同类芯片的国内外研究情况 图2 5p m 7 3 6 6 所采用的队列结构 上面我们分析了目前这种电路设计过程中所采用的两种不同的技术路线。它们在硬件电路结构和软件 操作方式上各自具有不同的特点。考虑到我们的设计目标和尽量减少所占用芯片的面积，我们采用集中处 理的方式。 2 3 目前这类芯片的最新成果与我们的研究重点 随着具有更高总线时钟频率的新版本p c i 总线规范的推出，这类设计主要朝着多通道、大容量、支持 多种物理链路的方向发展般向数据吞吐率可以达到近百兆，d m a c 主要采用全硬件方式实现，适用丁大 型高速网络设备| 3 7 】。如p m c s i e r r a 推出的p m 7 3 8 0 具有如下特征： 支持6 6 m h z ，3 2 位的p c i 2 1 规范。 可同时支持最大3 2 个e 1 链路、6 7 2 个h d l c 通道。 最大双向数据吞吐率为6 4 m b i t s 。 采用分，集技术进行数据传输。 鉴于目前通用计算机系统中所支持的p c i 总线标准和网络互连时e l 链路的广泛使用，本设计定位在 能够处理4 个e l 链路( 最大1 2 8 个6 4 k b i t s 的通道) 和具有3 3 m h z 、3 2 位数据宽度的p c i 接口的通用芯 片上，它要求d m a c 提供1 6 m b i t s 的双向数据吞吐率。基于这种设计要求，采用全硬件的方式来实现d m a c 会造成大量资源的浪费和过高的成本。因此，整个系统设计的关键是实现复杂的电路功能和在保证较小芯 片面积的条件下达到芯片数据吞吐率的要求。前者要求电路对数据帧的处理符合h d l c 相关规范，在p c i 接口侧符合p c i 本地总线规范，同时整个芯片易于管理和维护；后者要求采用合理的分析方法确定系统 性能对基本电路单元的设计要求，并进行合理的指标分配。为了达到这些设计目标，我们在芯片的设计中 重点做了以f 创新： 目前的一些通用芯片中采用将多个3 2 通道h d l c 处理器进行堆叠的方法实现更大通道数量的处理 功能，我们设计了可以进行统一配置和管理的1 2 8 通道h d l c 处理器，从而大大降低了硬件资源 开销。 为了使芯片的核心电路具有更广泛的通用性，我们设计了具有标准化本地总线接口的p c i q b u s 桥接器电路，它可以满足多个不同类型的通道同时进行数据接入的要求。根据本芯片对p c i q b u s 数据吞吐率的要求，我们采用目前主流的软硬件联合设计的思想对电路的功能进行了分割和优 化，以较小的电路规模达到了系统的性能要求。 上述两点中，软硬件联合设计是目前s o c ( s o c ：s y s t e m o n c h i p ) 设计中研究的热点，也是我们 所要重点分析的。 东南大学博士学位论文 第三章物理链路接口的设计 3 1 电路的功能和设计要求 物理链路接v i 电路在整个设计中所处的位鬣如下圈所示。该电路左侧悬4 个独立e l 链路经过线路收 发器处理蘑鼹提供的收，发数据、收，发精钝和啦发峻撵暴信号；右侧连接蛇是收发h d l c 数摆蛱处理嚣电 路。 图3 1 电路在系统中所处的位置 从总体上讲，在接收方向上，该电路的主要功能为：首先对接收数据进行帧同步处理然后根据系统 的配置，检索出不同端1 ：3 上不同时隙所属的通道号并将数据和通道号一起送到接收h d l c 数据帧处理器电 路进行处理。在发送方向上，根据发送帧序列和系统的配置要求，将来自不同通道的数据插入到对应的时 隙中。按照发送链路时钟送出。 从功能上讲，系统对其设计有如下要求 支持两种接收帧同步方式。一是在外部不提供收发帧脉冲的情况下，能够根据接收数据和时钟进 行帧同步检测，此时e 1 链路的时隙0 用于帧同步等信息的传送p “o l ；二是能够根据外部提供帧 脉冲指示信号实现帧同步，此时时隙0 可以填充有效的数据。 每个e 1 物理链路最大支持3 2 个6 4 k b s 的数据通道，整个系统最大支持1 2 8 个独立的数据通道， 最大独立通道数为1 2 8 。支持同一链路内不同时隙组合成为具有n 6 4 k b s 速率的链路。 物理链路接口电路能够将4 个e 1 链路上不同通道的数据处理请求进行统一的规划排列。 物理端口向后级h d l c 处理器发出收发数据处理请求，同时提供请求通道号，在得到后级电路 的确认后，可以提出下一个操作请求。 从性能角度讲，系统对其有如f 要求 不同端口请求后级电路进行数据处理时存在着请求排队问题，系统要求从理论上本电路的工作机 制不会造成数据的丢失。 通道号检索效率较高，占用时钟周期数少。 1 2 第三章物理链路接口的设计 藏羚还疆求在瀵足系统葫缝纛l 挂鼗要求豹嘉誊提下，嗽照繇占_ | l 鳃资源爨要尽量枣。 3 2 电黪结构设诗与功鲢搓述 物理链路接e l 电路及它鄹厢级电黢的关系如图3 2 所示。我们将物理镳踌接1 2 1 电路划分为四个基本电 路模块：接收端口链瑾电路、发送端1 3 处理电路、接牧端日数据成序器、缎送端强数据成序器。 图3 2 物理链路接口电路及它和后级电路的关系 3 2 1 收、发端口处理电路的功能与电路结构 3 2 1 1 接收端口处理电路 本设计外部共可以连接4 个e 1 链路。如果采用外部提供的同步信号，那么时隙0 可以填充有效的通道数 据；如果外部电路不提供同步信号，那么本电路需要根据e 1 帧的结构( 如图3 3 所示) 进行帧同步搜索， 在进入帧同步状态后，才进行后续的处理。每个e 1 链路接口包括一个8 比特移位寄存器和一个8 位保持寄存 器。从链路上送来的数据经过帧同步对准后，不同时隙的数据经过串并变换后，被写入保持寄存器中，同 时向接收端口数据成序器发出操作请求。由于e 1 链路是分时隙的，所以在本电路单元中需要时隙计数器循 环计数并监视帧同步的状态。接收端口处理电路要求保持寄存器中的数据在下一时隙数据完成串并转换之 前被后级电路所处理。接收端口处理电路的详细电路结构如图3 4 所示。 东南犬学博士学位论文 复帧结构 基本帧结构 ( e l 帧) 攒自蛮t s 0 静帧t s 0 f 0f 1f 2f 3 f 4 l f 5 l f 6l - ，lf 8if 9 p t 0 1f i ir ，z lr t s ls t t lr ，s 3 2 晦时照，2 5 6 b l t ，1 2 5 u s r s l - 234567s 9 1 。l - - i t 。i 。i - a j s 1 s 1 ， e l t 。l z 。1 。1 z z l z s i z a l z s l 。e l 。r l z s l 。js 。1 。 、 帧同步时隙 一i 广 c h 3 0 1，rr_一1 l 二一一一 x1 0 ，o i l 1 0 ； i i 话踌敲骧c 嵋m 。 l ；l l _ - l 亡。一。= 帧矧步信号f 一 3 。9 1 u s x1a1 1111 _ ：= - 。”i l 一 塌内通信用 图3 3e 1 帧结构 3 2 1 2 发送端口处理电路 图3 4 接收端口电路结构 在发送方向上，发送端口处理电路可以根据外部提供的帧同步脉冲，按照每帧3 2 时隙的格式构成发送 数据流；如果外部不提供帧同步脉冲，那么该电路可以按照标准的e 1 帧结构组成发送数据流。每个线路端 口都包括个比特计数器，一个8 比特移位寄存器和一个8 位保持寄存器( 如图3 5 所示) 。保持寄存器的 当前数据被读出时向发送端口数据成序器请求准备下一个时隙的待发数据。发送端口数据成序器在接收 到任何一个端口的请求后，都能够保证该端口当前时隙的数据完成发送前将所申请的数据写入到保持寄存 1 4 第三章物理链路接口的设计 嚣中。 图3 5 发送端口电路结构 3 2 2 收、发端口数据成序器的功能与电路结构 接收端口数据成序器监视线路接c i 的数据请求，并以整个芯片的工作时钟将数据读出。由于可能出现 4 个端口同时发出请求的情况，成序器使用固定优先级的处理机制，通道0 具有最高优先级，通道3 优先级 晟低。由于后级处理电路的处理速度足够快，所以这种优先级的不同并不会带来数据的丢失( 如图3 6 所 示) 。不同链路的不同时隙对应的通道号在芯片初始化阶段被写入到接收时隙通道映射表中，成序器在 处理某个请求时，根据请求的链路编号和时隙编号查找出对应的通道编号，形成供后级电路处理的完整数 据流。 在发送方向上，成序器的工作机制与接收方向相同，只是数据流向不同，这里不再进行进一步的描述。 在收发方向上，成序器都管理着一块通道配