（微电子学与固体电子学专业论文）高性能mcu内核及mac单元ip核设计.pdf

摘要 本文设计芹n y f - 发了一个满足高速，低功耗等高性能的8 位m c u 内核，针对 m c u 内核用在图像处理系统中的特点，本文还设计了一个通用独立的m a c 软 核以增强m c u 处理数据能力，本文以m c u 和m a c 为载体，对i p 的设计作一 个探索研究。 本文对5 l 单片机指令系统进行了分析，提出了2 时钟机器周期指令体系结 构的m v 8 0 5 1m c u 。同时采用硬市线逻辑控制器、改进的单总线结构总线系统 和双端口s r a m 实现内部数据存储器的读写、全组合逻辑电路的并行执行结构 a l u 、独立的乘法除法运算模块、1 4 个中断源的中断逻辑系统柬实现m v 8 0 5 1 。 本文采用自顶向下的数字乜路殴计方法。用v e r i l o gh d l 硬件描述语言编写 原代码。在实现过程中进行了充分的验证，包括功能仿真，级仿真和基于f p g a 的验证。 本文提出的设计思想，设训方法，运用的工具手段都围绕着i p 核的可重用 性，通用性、j 移植性及绝划正确四个基本特征展开，这对于以i p 核的设计及 复用为基础的超人规模集成电路的设计研究，具有实际的参考价值和实际意义。 本课题属于基会项目，得到上海市科委基础研究项目( 0 2 d j l 4 0 3 4 ) 、上海 市科委技术攻关项目( 0 2 5 9 1 1 3 2 3 ) 的资助。 关键词：i p 核m c u 乘法器m a cf p g a v - 海大学颂十学位论文 a b s t r a c t t h et a r g e to ft h i sr e s e a r c hi st od e s i g na n dd e v e l o pam g n p e r f o r m a n c e8 - b i t m i c r o c o n t r o l l e ru n i t ( m c u ) t h a tc a nr u na tah i g hs p e e da n dc o n s u m el o wp o w e na g e n e r a li n d e p e n d e n t s o f ti pc o r eo fm u l t i p l i c a t i o na n da c c u m u l a t o r ( m a c ) i s d e s i g n e dt oe n h a n c et h ed a t ap r o c e s s i n gq u a l i t yo ft h em c u t h r o u 曲t h er e s e a r c h b a s e do nm c ua n dm a c ，t h em e t h o d o l o g ya n dp r o c e s so fi pc o r ed e s i g na r ea l s 0 e x p l o r e d b a s e d o nt h e a n a l y s i s o f t h ei n t e l 一8 0 5 1i n s t r u c t i o n s e t ， 2 - c l o c k s p e r m a c h i n e c y c l em c u i n s t r u c t i o ns e ts t r u c t u r ei sp u tf o r w a r d a tt h es a m e t i m e ，t h em c u a l s oa d o p t sah a r d w i r e dc o n t r o lu n i t ，a ni m p r o v e ds i n g l eb u ss t r u c t u r e s y s t e m ，at w o p o r ts r a m w h i c hi m p l e m e n t st h ew r i t i n ga n dr e a d i n go fi n t e r n a ld a t a ， a p a r a l l e l e x e c u t i n g a r c h i t e c t u r ea l u ( a r i t t u n e t i c a n d l o g i cu n i t ) w i t h f u l l c o m b i n a t i o n a ll o g i cc i r c u i t s ，a ni n d e p e n d e n tm o d u l ep r o c e s s i n gt h em u l t i p l i c a t i o na n d d i v i s i o na n da ni n t e r m p tl o g i cs y s t e mw i t h1 4s o u r c e s a c c o r d i n gt ot h et o p d o w nd i g i t a lc i r c u i td e s i g nm e t h o d o l o g y , t h es o u r c ec o d e s a r ew r i t t e ni nt h ef o r mo fv e r i l o gh d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ) a r e l a t i v e l yt h o r o u g hv e r i f i c a t i o ni s r u nt h r o u g ht h ee n t i r ef l o wo fd e s i g n ，i n c l u d i n g f u n c t i o ns i m u l a t i o n s ，g a t e l e v e ls i m u l a t i o n sa n df p g a v e r i f i c a t i o n s + a l lt h ec o n c e i v e di d e a s ，a d o p t e dm e t h o d s ，a n dt o o l su s e di nt h i sp a p e rf o l l o wt h e f o u re s s e n t i a ld i r e c t i o n so fi pc o r ed e s i g n ，n a m e l y , b e i n gr e u s a b l e ，g e n e r a l p u r p o s e ， t r a n s p l a n t a b l ea n dd e f i n i t e l y c o r r e c t i th a sa na c t u a l l yv a l u a b l ea n dm e a n i n g f u l i m p a c to nt h er e s e a r c ha n dd e s i g no fv l s l ( v e r yl a r g es c a l ei n t e g r a t i o n ) b a s e do n r e u s a b l ei pc o r e t h i s p r o j e c t i s s u p p o r t e db y t h es c i e n c ef o u n d a t i o no fs c i e n t i f i ca n d t e c h n o l o g i c a lc o m m i s s i o no fs h a n g h a i ( g r a n tn o 0 2 d j l 4 0 3 4 ) ，a n dk e yt e c h n o l o g y f o u n d a t i o no fs c i e n t i f i ca n dt e c h n o l o g i c a lc o m m i s s i o n o f s h a n g h a i ( g r a n t n o 0 2 5 9 1 1 3 2 3 ) k e yw o r d s ：i pc o r e ，m c u ，m u l t i p l i e r , m a c ，f p g a v i 原创性声明 奉人声明：所呈交的论文是本人在导师指导下进行的研究_ f 作。 除厂史中特别加以标沣利致谢的地方外，论文中不包含其他人已发表 或撰写过的研究成果。参与刚一工作的其他同志对本研究所做的仟何 贡献均已在沦文叫_ l 作厂明确的说明并表示了谢意。 签名：函煎f 蓟日期燮：14 本论文使用授权说明 小几完全j 解上海人学有爻保留、 f j e ) f j 学位论文的规定，即：学校有权保留隆迁硬l 羔交 5 2 文x t s p l l ，允许论文被商蒯和借阅；学校可以公布论文的全部或部分内容。 ( 保密的论文在解密后应遵守此规定) 签名铆躲够嗍纱悼 l 二海人学硕= l 学位论文 1 1 引言 第一章序论 随着信息产业的飞速发展，以软硬件协同设计 ( s o f t w a r e h a r d w a r e c o d e s i g n ) 、i p 核复用( i n t e l l e c t u a lp r o p e r t yc o r er e u s e ) 年d 超深 亚微米技术( v e r yd e e ps u b m ) 为支撑的s o c ( 系统f 2 , b , 片s y s t e m o n c h i p ) 成为集 成电路发展的主流。基于i p 核复用技术的设计方法能大大提高s o c 丌发效率， 降低设计成本，从而逐渐成为一种主流设计方法。开发具有自主知识产权的i p 核不仅具有广泛的应用前景而且对提高我国集成电路设计水平具有重要意义。 本文以s o c 关键技术之一一嵌入式i p 核设计技术为研究的出发点，以八位 嵌入式微控制器m c u ( m i c r o c o n t r o l l e ru n i t ) 平t l 乘加单元m a c ( m u l t i p l ya n d a c c u j l l l l l a l ( ) f ) i p 核的设计为同标，对i p 核的设计技术进行了实践、研究。 1 2 研究的背景和意义 超大规模集成电路技术发展到现今，芯片规模已从万1 7 集成发展到百万门、 千万门集成；同时芯片设计也向系统芯片s o c 方向发展，因此i p 应运而生，i p 是指在电予设计中预先开发的用于s o c 设计的可复用功能模块，系统设计者进 行一个复杂设计的过程很像以前构造一块p c b 了样，从市场上采购i p 功能模块， 然后在一个芯片上有效集成，从而构成一个功能强大的系统，即s o c 。 i n t e l 8 0 c 5 1 兼容系列m c u 是目前国内应用时间最长，普及率最高的8 位 m c u 【1 0 】。建立呵复用的8 0 5 1 m c u 内核对于各种嵌入式系统和片上系统的发展 和应用意义重大。乘加器( m a c ) 是数字信号处理器( d s p ) 的核心，现在高档 m c u 中也开始嵌入m a c 以加强数字处理能力。 在上海市科委的支持f ，本课题组进行机器视觉及其芯片实现研究。本人拟 设计的与当前流行的8 0 c 5 1 相兼容的适用于信息和图像处理的，带有d s p 功能的 高性能8 位m c uf pc o r e 是该项目所搭建的系统( s o c ) 的核心单元，同时电可 以应用到其他嵌入式系统中。 l ：海大学坝i 学位论文 1 3lp 技术 i p ( i n t e l l e c t u a lp r o p e r t y ) 原意指知识产权，在i c 设计领域则是指预先设计好 的实现某种功能的设计。i p 核( i p 模块) 则是指完成某种功能的虚拟电路模块，也 称之为虚拟部件。最早的i p 核开发是为了提高没计效率、减少设计风险，将设 计成熟、经工艺验证并己优化的设计模块建库，提供给相同功能电路设计使用。 随着集成电路的发展和s o c 复杂性的提高，给i p 核的丌发带来巨大的商业机遇， i p 核己成为种商品，i p 技术越来越成为i c 业界广泛关注的焦点【1 1 。 i p 核的种类很多，例如d s p 、存储器、总线和接口电路、r f 电路、模拟 电路、数字模拟混合电路等。通常把i p 核分为硬i p ( 硬核h a r dc o r e 。) 、软i p ( 软 核s o f tc o r e ) 矛d 同i p ( 同核f i r mc o r e l 。 硬核是针对某个特定工艺的一套物理版图，电路布局布线和工艺是确定的， 已经过样品r _ 乜_ 路的验证。硬核的优点是它的高速度和安全性，但出于依赖特定的 【艺，所以缺少灵活性。 软核用硬件描述语言( v e r i l o gh d l 或v h d l ) 的形式描述功能块的行为，但 是并不涉及用什么电路和电路元件实现这些行为。与硬核相比，软核的设计周期 短，发计投入少，由于不涉及物理实现，用户能把h d l 表达的软核修改为自己 需要的设计，综合到选定的，一商工艺上，增大了i p 核的灵活性和适应性。但是 这种灵活性的代价是：无法获得目标电路的性能和面积的保证。在目前的综合工 具的水平下，可综合软核在部分行为级和寄存器传输级r t l ( r e g i s t e rt r a n s r e r l e v e l ) 完成描述。 固核是一种介于软核和硬核之间的i p 核，通常以r t l 代码和对应具体工艺 网表的混合形式提供。固核是完成了综合的功能块，有较大的设计深度，以网表 的形式提交客户使用。固核允许用户重新确定关键性能参数，如果客户与固核使 用同一个生产线的单元库，i p 核的成功率会比较高。 功能模块化的系统芯片具有易了二增加新功能和缩短上市时间的显著特点：利 用i p 复用技术的设计形式，可将不同公司的特长集中到同一产品的设计与制造 中。因此，基于i p 复用技术的s o c 设计方法采用了i p 模块而不是基本逻辑或 电路单元作为基础单元，以功能组装代替功能设计，提高了设计者的设计能力， 能够较快地完成没计，缓解设计能力与i c 制造的矛盾，降低产品开发的成本， 海人学坝，l 学位论文 是i c 设汁业当前、乃至可预见未来的主流设计方式吼 三种i p 核各有优缺点，具体设计什么样的i p 核，要根据i p 核应用的范围 和实现的功能等方面来决定。本文设计研究的八何嵌入式微控制器和乘加器i p 核定位为叫复用于s o c 没计的i p 软核。 1 4 自顶向下的数字电路设计方法与设计流程 数字 巳路的设计方法分为自顶向下( t o p d o w n ) 和自底向上( b o t t o m u d ) 两种方法。本文采用自项l 目_ 的发计方法设计i p 核，在这早重点介绍自顶向下 的数亨电路设计方法吲。 所谓自顶向下的发计方法，就是设计者首先从整体上规划整个系统的功能和 性能，然后对系统进行划分，分解为规模较小、功能较简盟的局部模块，并确立 它们之问的相互关系，这种划分过程可以不断地进行下去，直到翅分得到的单元 j 以映射到物理实现。因而它是面向系统的设计技术，使设计师可以将更多的精 力和时f 刨花费在从高层次上对系统进行功能定义和发计。 自顶向下的设计方法是随着硬件描述语音和e d at 具同步发展起来的。硬 件描述语言可以在各个抽象层次上对电子系统进行描述，而且借助于e d a 设计 工具，可以自动实现从高层次到低层次的转换，这使得自顶自下的设计过程得以 实现。采用自顶向下的优点是：由于整个设计是从系统顶层开始的，结合模拟手 段，可以从一开始就掌握所实现系统的性能状况，结合应用领域的具体要求，在 此时就调整设计方案、进行性能优化或折衷取毛缸随着设计层次向下进行，系统 性能参数将得到进一步的细化和确认，并随时可以根据需要加以调整，从而保证 了设计的j e 确性，缩短了设计周期，设计规模越大，这种设计方法的优势越明显。 缺点是：需要先进的e d a 设计工具和精确的工艺库的支持。 自顶向下殴计流程可分为三三个大的阶段，如图1 1 所示。各个阶段之间并没 有绝对的界限【“。 自绝对的界限【4 】c l i 海 学顺 学位 _ 仑义 系统殴 汁阶段 练台优 化阶段 系统实现 阶段 啦叶光厩 图1 1 数字电路的设计流程图 1 、系统没计 系统设计阶段最为重要，它包括系统功能分析、体系结构设计、系统描述与 功能仿真叫个步骤。 ( 1 ) 系统功能分析 系统功能分析的一个目的是在系统设计之前搞清楚系统的需求。要确定系统 所要完成的功能、系统的输入输出、输入输出之间的关系以及系统的时序要求。 另外个目的就是系统的模块划分。在系统分析时，应根据功能的偶合程度，将 系统划分为不同的功能模块，每一个功能都映射到一个模块，同时还需要确定模 块之i h 】的相互关系这是模块化设计的基本需要。 ( 2 ) 体系结构设计 体系结构设计使整个设计的关键之关键，以后的所有【：作，都是依赖于所设 计的体系结构来进行的。 体系结构没计的首要任务就是数据通路的设计。在数字系统的设计中，系统 的控制是建立在数据通路的基础之上，不同的数据通路对应了不同的控制通路。 海大学硕l 。学位论文 数据通路的设计包括处理数据类型分析、处理单元的划分以及处理单元之间的关 联程度等。控制通路是数据通路上数据传输的控制单元，用于协调数据处理单元 之间的关系。控制通路的设计主要包括数据的调度、数据的处理算法和f 确的时 序安排等。数据通路与控制通路的设计，并不是截然分开的，有时在确定好数据 通路后，由于时序或数据的调度等问题，而不得不重新修改数据通路。所以，数 据通路与控制通路的设计，往往要经过许多次反复，才能达到最优的效果。 ( 3 ) 系统描述 v e r i l o g 支持不同的捕述方法，但对于系统的描述，仍需注意以下几点： a 1 采用t o p d o w n 的结构化设计方法。这样设计的结构与层次都非常清晰， 易：修改与涧试。 b 1 注意设计源码的风格对电路的影响。同样的功能用不同的描述，j 以产生 不同的结果。在描述电路时，应认真考虑电路的描述方法。 c ) 虽然高层次没计提倡设计弓工艺无关性，但是在某些设计中，由于特定结 构的要求，有些描述可能无法实现，致使在综合过程中产生不必要的错误。 d 1 在描述时，要分清楚哪些是用来综合的程序，哪些是仅仅是用来仿真的程 序。 ( 4 ) 系统功能仿真 系统的功能仿真是验证功能f 确性的重要手段，几乎所有的高层设计软件都 支持语言级的系统仿真。 在语言数的系统仿真时，要求设计者使用v e r i l o g 语言所提供t y j 丰- 富的仿真 语句来编写系统的测试基准程序。测试基准程序在高层次设计中占有非常重要的 地位，不仅在系统功能仿真时被用来作为功能验证的基准，而且在门级仿真与时 序仿真时都要以此为基准。测试基准程序用于模拟系统的工作环境。在该程序中， 产生系统工作所需的所有输入信号，同时对系统产生的输出信号进行判别，给出 _ f 确和错误信息。 2 、综合优化 该阶段主要的工作是系统的综合优化与门级( g a t el e v e ) 仿真。 ( 1 ) 系统的综合优化 系统的综合优化分为两个步骤：第一步是将语言翻译成门电路，第二步是门 海人学坝士学位论文 级优化。系统优化的目的就是花费最小的硬件资源满足最大的时序要求。所以， 系统优化就是在系统的速度( s p e e d ) 和面积( m e a ) 之间找到一个最佳方案。系统优 化的关键在于系统的约束条件( c o n s t r a l n c s ) 的设定，系统的约束条件将使系统的 优化按照设计者所期望的目标进行。 ( 2 ) 门级仿真 现在一般的高层综合工具，都能够提取出系统的门级描述v e r i l o g 语言文件， 该文件内不仅包含了完成系统功能所需的元件，而且也包含了电路的一些时序信 息。将浚程序与前面所提到的测试基准程序连接到一起，就可以进行门级的时序 仿真。如果对仿真的结果不满意，就必须修改综合优化条件或修改系统结构等。 3 、系统实现 在般的a s i c 设计中，系统实现的工作一般是设计者将综合后的网表 ( n e t l i s t ) a ：口设计的时序要求，交给i c 生产厂家来进行。系统实现的工作主要是布 局布线( p l a c ea n dr o u t e ) 。币j 线时所遇到的最大的问题是布通率，。般情况下在 和局布线时要加入。定的人1 一干预，像改变引脚的位置、特殊功能快的安排等。 在完成布局布线之后，要进行系统的后仿真( p c s ts i m u l a t i o n ) 。这是整个设计的最 后一道障碍，主要对系统的速度、时序关系作最后的验证。 自顶向卜j 设计技术是各个方面知识的综合。设计者必须站在系统的高度来看 待一个设计，同时还要对电路设计、e d a 工具、微电子等相关知识有一定的掌 握，才可能谈得上进行自顶向下设计。系统仿真及综合只是系统实现的手段，要 成功地完成一个复杂系统的设计，不仅要熟练掌握先进高层次设计工具的使用， 更重要的是对系统本身的正确理解与设计。 1 5 硬件描述语言 所谓硬件拙述语鲁就是利用该语占可以描述硬件电路的功能，信号连接关 系及定时关系。硬件描述语言非常适合于目前的i c 产j l k 中流行的自顶向下的设 计方法。目前己经存在许多种硬件描述语言，如：h a r d w a r e c 、c s p 、s t a t e c h a r t s 、 s d l 、g s t e r e l 、s p e c c h a r r s 、v h b l 和v e r i l o g 等，其中v h d l 和v e r i l o g 是影响 最广的两种h d l l 5 i 。 1 、v h d l 语言概沭 6 l 海人学顺士学位论文 美国国防部在1 9 8 1 年提出了一种新的h d l 。称之为v h s i c h a r d w a r e d e s c r i p t i o nl a n g u a g e ，即我们现在所况的v h d l 。新语言的设计目标有两个：首 先是设计者想用这种语言来描述它们试图描述的复杂电路：其次他们还希望这种 语言称为种标准，使之在v h s i c 计划中每个成员，能够按照标准的格式向别 的成员提供设计。1 9 8 6 年，v h d l 被建议作为i e e e 标准，经过多次更改后，直 到1 9 8 7 年1 2 月，它才被接纳为i e e e l l 0 7 6 标准。该标准经过不断完善和更新， 目前的标准为i e e e l l 6 4 标准，己被i c 生产厂家和e d a 工具提供商所接受。当 前几乎所有的e d a 软件，象s y n o p s y s 、m e n t o rg r a p h i c s 、c o m p a s s 、 c a d a n c e 等，均支持该标准。 2 、v e r i l o g h d l 浯言概述 v e r i l o g h d l 语高就是在应用最广泛的c 语言的基础| 二发展起来的一种硬件 描述语高，它是山g d a ( g a t e w a yd e s i g na u t o m a t i o n ) 公司的p h i l m o o r b y 在1 9 8 3 年术首创的。最初只设计了一个仿真和验证工具，之后又陆续丌发了相关的故障 模拟与时序分析工具。1 9 8 5 年m o o r b v 推出它的第三个商用仿真器v e r i l o g x l ， 获得了巨人的成功，从而使得v e r i l o g h d l 迅速得以推，。应用。1 9 8 9 年c a d e n c e 公几j 收购了g d a 公司，使得v e r i l o gh d l 成为了该公司的独家专利。1 9 9 0 年 c a d e n c e 公司公丌发表了v e r i l o gh d l ，并成立l v i 组织以促进v e r i l o gh d l 成为1 e e e 标准l “。 v e r i l o gh d l 语言虽然是硬件描述语言，但其语法简单，使用灵活，非常容 易学习i t 2 。这些优点主要得益于其类似c 语言的j x l 格。v e r i l o g h d l 许多的语法， ， 操作符，结构等等都与c 语言相同，使其具有c 语言的优点，可以使学过c 语 言的技术人员可以非常快的入门，这是v e f i l o g h d l 语言相对于v h d l 语言的优 势。本文i p 核设计采用v e r i l o gh d l 。 1 6 本文主要研究工作 1 6 1 实际目标 因为本文设计的m v 8 0 5 1 和m a c 目标定位是i p 核，所以要遵循i p 核的设 计要求，既通用性，正确性和可移植性，本文课题具有较强的实用性。同时根据 7 海凡学倾i 。学位论文 现在m c u 的发展潮流，本文要设计高速、低功耗的m c u 以满足市场的需求。 目前市场上d s p 种类较多，每个d s p 内有一个、两个甚至更多的m a c 。但 是市场上单独的m a c 软核很少，并且这种的代码目前尚未开放，本文要设计的 m a c 是集实用性，通用性为一体的软核。 1 6 2 本人工作 1 、首先仔细分析标准8 0 5 1 的结构和功能，找出其速度的瓶颈；同时和机器视觉 应用的环境相结合，确定设计目标，即功能要求；然后合理地划分模块。 2 、对指令系统的时序进行了改进，设计了一种2 时钟机器周期指令体系结构。 3 、采用高速的改进的单总线结构设计m c u 系统总线。其中系统总线中的数据总线 和地址，e 2 , 线都采用单向结构，各分源地址和目的地址总线。外部总线直接通过1 1 0 接 u 连接c p u ，提高了外部访问速度。 4 、采用具有译码速度快特点的硬布线逻辑结构控制器实现m c u 控制器功能；采用 并行运算结构的运算单兀实现a u j ，其中运算单元都采用运算速度高的全组合逻辑 电路实现；采用一般迭代算法，并独立于a l u 的快速的乘法除法模块结构。 5 、设计了一个实用性强的m a ci p 核，采用改进的b o o t h 算法设计乘法器，并给出 了实现这种算法的内部电路逻辑结构，采用这种结构设计m a c 单元，大大提高了 m a c 单元的速度和性能。 6 、提出了种适用于f p g a 对i p 模块进行功能分析、验证方案。 1 7 论文安排 本文共分六章，第章为序论部分，简单介绍了i p 及硬件描述语言的概念，同 时介绍了数字电路的设计流程，及本文的主要研究内容，研究目标和本人主要工作等； 第二章阐述了标准8 0 5 1 的指令时序及结构并在标准8 0 5 1 的基础上对m c u 内核作出 了改进：第三章主要介绍了a l u 及控制部件的设计；第四章主要是对m c u 核的实 现方法核验证方案展开详细的论述；第五章给出了m a c 的设计算法选择及具体硬件 电路设计实现等；第六章对本文进行了总结和展望。 海大学顺 。学位论文 第二章m c ui p 核的系统结构设计 本文设计的m v 8 0 5 1 核是同标准8 0 5 1 相兼容，并在标准8 0 5 1 的基础上， 重新设计了内核，去掉冗余的时钟周期，使的同+ 。时钟频率h 其速度为标准 8 0 5 1 的3 6 倍。m c u 快速低功耗的优点克服了标准8 0 5 1 性能和功耗相矛盾的 缺点。本文设计的m v 8 0 5 1 指令系统采用的是哈佛结构，即指令和数据放在不 同的存储器中吼 2 1 m c ulp 核总体结构设计 存模块划分匕，充分考虑到各个模块的相对独立性，利用v e r i l o g 描述能力强、 抽象能力强、非常适合硬件模型建模的特点，将其分为9 个丰要功能模块：图2 一l 给出rm v 8 0 5 1 中的主要模块功能块框图，各模块的主要功能如下： l 二海大学硕p 学位论文 外部 r a m 牲序 6 l i t , 骣 图2 1 功能框图 1 、a l u a l u 模块是主要的数据处理中心。a l u 的设计采用全组合电路实现，采用 三总线结构，既减小了版图面积，又可以提高运算速度。处理数据包括：加减法， 位操作，逻辑操作，传送操作等。a l u 含2 个8 位的数据输入，1 位进位输入， 4 位操作码输入及8 位数据输出，l 位进位标志和零标志、半进位标志输出。 2 、a l u m u x a l um u x 是a l u 的操作数选择模块。a l u 通常有两个操作数。 3 、乘法器除法器模块 乘法器除法器模块专门用于处理乘法和除法指令，乘法和除法的操作数柬 自a c c 和b 。完成这样的指令需要8 个时钟周期，比标准8 0 5 1 减少了4 0 个时 r 海大学砸i ：学位论文 钟周期。 4 、译码器模块 泽码器模块是m v 8 0 5 1 控制单元的指令译码模块，为硬布线结构( 组合电 路结构) ，此结构的采用，大大提高了指令的运行速度。译码器模块对指令寄存 器f i r ) 进行描述，对指令的输出节拍进行控制，实现间址操作和多周期指令操作。 5 、数掘存贮器模块 内部数据存储器模块采用双口r a m ，不同于标准8 0 5 1 的单口r a m ，提高 了数据读取速度。 6 、寄存器接口模块 寄存器接口模块用于产生内部r a m 和e s f r 的地址和写使能信号。其中寄 存器地址分为源地址和目的地址，同时产生。通过增加数据总线提高m v 8 0 5 1 读取数据的速度。 7 、c p us f r s 模块 c p us f r s 模块是c p u 中特殊功能寄存器a c c ，b ，p s w 的处理模块。 8 、操作码和立即数模块 操作码和立即数模块用于读取操作数和立即数。在每个机器周期来，指令或 数据被读入指令寄存器中，然后进入内部相应模块进行处理。 9 、状态机模块 状念机模块是整个m c u 的状态机产生模块。状态机采用多时钟体系，即根 据不同指令产生不同的节拍和节拍数来控制指令的运行。 2 1 1 m g u 系统功能的改进 1 、采用门控时钟进行功耗管理 为了用户使用的方便性，提高m v 8 0 5 1 内核的灵活性，采用了可选择的门 控时钟技术。如果用户对功耗要求比较高，可以通过简单的配置实现门控时钟， 通过关闭一部分电路的时钟使之处于休眠状态，从而达到降低芯片功耗的目的 1 9 i 】 电路进入掉电模式的一般做法是提供一个掉电控制信号，此信号对需要进入 掉电部分的时钟迸行控制。基于上述思想，m v 8 0 5 1 有3 个输入时钟信号，分别 r 海大学砸i ：学位论文 是s c l k ，c c l k 和p c l k 。其中s c l k 是状态机的时钟输入端，在掉电模式( p o w e r - - d o w n ) 下可以停l f ：s c l k 的输入。c c l k 是c p u 的时钟输入端，在掉电模式 和空闲模式( i d l em o d e ) 下可以停止c c l k 的输入。p c l k 是外设时钟的输入端， 在掉电模式可以停七p c l k 的输入。同时m c u 有三个与门控时钟有关的输入端， 分别是p d o w e n ，n c c l k e ，n p c l k e 。其中p d o w n 是掉电模式指示信号可以对 s c l k 输入端进行门控。n c c l k e 是c c l k 的限制信号，为了节电可以对c c l k 输入进行门控。n p c l k e 是p c l k 的限制信号，为了节电可以对p c l k 输入进 行门控。图2 2 给出门控原理： 图2 - - 2 门琏时钟原理图 当p c o n 0 为高电平时，进入空闲模式，空闲模式延缓i f 在执行的指令，但 状态机和定时记数器，u a r t 和中断逻辑则继续运行。当p c o n 1 为高电平时， 进入掉电模式，在这两种模式下的输出信号n c c l k e 为1 ，外部时钟信号为 n c c l k e 通过或f - j 得到的c c l k 信号为高电平，从而中止了c p u 的工作。这样 可以将功耗降低大约7 1 。 当p c o n 1 为高电平时，进入掉电模式，在这种模式下的输出信号p d o w n ：1 、 外部时钟信号与p d o w n 通过或门后得到的s c l k 信号为高电平，从而中止了 状态机的工作。 当p c o n 1 为高电平时，进入掉电模式，在这种模式下的输出信号 n p c l k e = i ，外部时钟信号与n p c l k e 通过或门后得到的p c l k 信号为高电平， 从而中i ：了外设( 即定时计数器和u a r t ) 的工作。在正常工作情况下，若p c l k 的输入仍为外部时钟信号c l k 与n p c l k e 通过或门后的结果，则p c l k 的工作 频率c l k 的一半，如图2 ，3 所示，从而使外设的功耗降低一半。 上海大学砸 1 学位论文 图2 3p c l k 的门控时序图 标准8 0 5 1 内部的省电和时钟停l 卜电路结构实现了空闲和掉电模式，而存 m v 8 0 5 1 中是基于3 个输出的时钟限制信号( p d o w e n ，n c c l k e ，n p c l k e ) 来实现对3 个时钟信号( s c l k ，c c l k 和p c l k ) 的门控。通过这种方式，用 户可以不需对内部逻辑做变更就可灵活进彳工作时钟组合从而实现功耗管理。 2 、支持外部特殊功能寄存器 m v 8 0 5 1 增加了支持外部特殊功能寄存器e s f r ( e x t e m a ls p e c i a lf u n c t i o n r e g i s t e r ) f i t 功能。这一功能给用户进行功能扩展带来了方便。同时外部中断由标 准8 0 5 1 的5 个增加到9 个。 3 、硬佰线控制 目i 口m c u 核的控制部分主要有两种基本风格：微程序控制和硬布线控制。 微程序控制通过指令译码后生成的微程序产生一系列微操作控制信号，硬御线控 制则是直接由指令译码后通过逻辑电路直接产生微操作控制信号。硬布线控制较 微程序控制逻辑门延时少，速度块等优点。下章将详细介绍。 4 、采用双口r a m 技术 存储器速度是改进提高m c u 速度的一个关键。因为标准8 0 5 1 内部数据存 储器采用的是单口r a m ，即数据的输入输出只有一组，在同一时间段内只能进 行读或者写操作，读写操作不能同时进行，这极大的限制了速度。双口r a m ， 即读一改一写可阻同时进行，同时还省了标准8 0 5 1 中为a l u 提供的两个操作数 暂存器，极大的提高了指令的运行速度【。图2 4 为单口r a m 和双口r a m 的 模型图。 海人学顺l z _ 学位论文 ( ljlh 】 幽2 - - 4 单口r a m 和双口r a m 的模型图 5 、改进的系统总线设计 总线是计算机系统中一个非常重要的一部分，包括c p u 内部总线，c p u 和 其他模块连接的系统总线，以及外围接口的外部总线，总线因连接方式不同基本 分为：单总线结构、双总线结构、三总线结构。改进的单总线结构总线系统主要 改进包括两个方面： ( 1 ) 改进的系统总线 系统总线中的数据总线、地址总线和控制总线都是单向的，其中数据总线分 为r a m 源数据总线、s f r 源数据总线、目的数据总线，地址总线分为源地址总 线和目的地址总线两部分； ( 2 ) 改进的外部总线 外部总线直接通过i o 连接c p u ，而不经过内部系统总线。 图2 。5 为总线的改进的单总线内部结构图 外部i o 总线 一l 一 数据总线地土| l = 总线控制总线 图2 - 5 单总线内部结构图 2 。2 m v 8 0 5 1 指令系统 碡 指令系统就是一台计算机能执行的全部指令的集合；它的格式与功能不仅直 接影响计算机的硬件结构，而且影响到系统软件。m v 8 0 5 1 的指令主要由两部分 j ：海人学砸，卜笋位论文 组成：一部分是指令的操作码部分，规定指令执行什么样的操作，是数据传送还 是加减乘除，是逻辑运算还是转移操作等等；第二部分是操作数部分，有可能在 这部分规定了操作数本身，但大多数情况下规定了操作数的地址( 即指示操作数 存放在哪儿) 。寻址方式是寻找确定参与操作的操作数本身或操作数地址的方式。 本文所设计m v 8 0 5 ll p 核在指令集上兼容i n t e l 8 0 5 1 指令系统，属于r i s c ( 精简 指令系统计算机) 指令体系，是一种简明、易掌握、功能强的指令系统。m c u 共 有6 4 条单周期指令，4 5 条双周期指令，2 条( 乘，除法指令) 4 周期指令，共 1 1 1 条指令。 2 2 1 寻址方式 所 w 寻址方式就是通过确定操作数的位置( 地址) ，把操作数提取出来的方 法。散来说，寻址方式越多，计算机的寻址能力越强但指令系统也越复杂。 m c u 寻址方式根扼操作数的来源，可以分为寄存器寻址、立即数寻址、直接寻址， 间接寻址，变址寻址和寄存器间接寻址六种。 l 、寄存器专用寻址 仅对特殊功能寄存器进行操作，这在操作码中有定义，特别是一些累加器运 算和一些堆栈指针s p 的运算。 2 、立即数寻址 操作数作为指令的一部分而直接写在指令中，这种操作数称为立即 数，这种寻址方式也就称为立即数寻址方。 3 、直接寻址 指令所要的操作数存放在内存中，在指令中直接给出该操作数的有 效地址，这种寻址方式为直接寻址方式。 4 、立即数寻址 操作数作为指令的一部分而直接写在指令中，这种操作数称为立即 数，这种寻址方式也就称为立即数寻址方式。 5 、变址寻址 通过这种寻址方式只能访问程序存储器，它以d p t r 或p c 作1 6 位基址寄存 器，a 作变址寄存器( 存放8 位无符号数) ，两者相加形成1 6 位程序存储器地址 l 海人学坝l 学位论文 作操作数地址。这种寻址方式是单字节指令，用于读出程序存储器中数据表格的 常数。 6 、寄存器寻址 指令所要的操作数已存储在某寄存器中，或把目标操作数存入寄存 器。把在指令中指出所使用寄存器( 即：寄存器的助忆符) 的寻址方式称 为寄存器寻址方式。 2 2 2 指令系统介绍 l 、算术指令 算术指令有a d d ，a d d c ( 带进位的加) ，s u b b ( 带借位的减) ，i n c ， d e c ，它们可以用于大多数寻址方式。还有3 个累加器专用指令d aa ( 进制调整) ，m l la b ( 乘) ，d i va b ( 除) 。 2 、逻辑指令 逻辑指令实现a n l ，o r l ，和x r i 。功能，它也有多种寻址方式。还有 7 个累加器专用指令c l r a ，c p la ，r la ，r l ca ，r r ca ，s w a pa 。 3 、数据传送类指令 传送指令归纳起来有j 种：片内传送m o v ；片外传送m o v x ；累加器 交换x c h 、x c h d 、s w a p 、；堆栈操作p u s h 、p o p 。 4 、跳转指令 ( 1 ) 无条件跳转 共有四类无条件条件跳转指令。短掉转( s j m p ) 是相对跳转( 限制 在12 8 到+ 12 7 字节内) ，长跳转( l j m p ) 为绝对1 6 位跳转和绝对跳转 ( a j p ) 为i l 位跳转( 在2 k 字节存储器页内) ，散转指令j m p a + d p t r 跳至累加器a 于d p t r 中数相加所得到的地址 ( 2 ) 子程序调用和返网 两类子程序调用a c a l l 和l c a l l 指令，两个返回指令，r e t 和r e tt ， 后者用于中断服务程序。 ( 3 ) 条件转移 条件跳转指令只能使用相对跳转，只能在1 2 8 多j + 1 2 7 字节范围内转移。 r 海人学顺二k 学位论文 j 、布尔指令 布尔指令对内部r a m 和s f r 中可位寻址的寄存器进行操作。 2 3 指令时序设计 指令执行是指一系列的连续的执行操作，包含指令码的读取、译码、操作数 的读取、执行、写回，需要一个或几个机器周期完成，每步的操作都是基于指 令的类型和硬件的结构。 指令时序就是指令完成这些操作的时序。指令时序包含信息有时钟周期、机 器周期和指令周期。时钟周期是单片机振荡器o s c 的振荡周期，是指令时序中 最小时幛j 单位，控制单片机节奏。机器周期是按顺序重复执行完整的动作或过程 所需要的最短执行时倒，通常由若干时钟周期构成，单片机的机器周期是指令时 序的时问单位。指令周期指完成一条指令所需时间。 2 3 1 标准8 0 5 1 指令时序 标准8 0 5 1 一个机器周期有6 个状态，分别表示为s 卜s 6 ，而一个状态包含 两个节拍，那么一个机器周期就有1 2 个节拍，我们可以记着s 1 p 1 ，s 1 p b ， s 6 p 1 ，$ 6 p 2 。一个机器周期共包含1 2 个振荡脉冲，即机器周期是振荡脉冲的1 2 分频，显然，如果使用6 m h z 的时钟频率，一个机器周期就是2 u s ，而如使用1 2 z 的时钟频率，一个机器周期就是1u s 2 3 1 。 在标准8 0 5 1 中，按他们的长度分为单字节指令，双字节指令和三字节指令。 执行这些指令需要的时i n j 是不同的，也就是他们所需的机器周期是不同的。主要 有下面几种形式：单字节指令单机器周期，单字节指令双机器周期，双字节指令 单机器周期，双字节指令双机器周期，三字节指令双机器周期。图2 6 是标准 8 0 5 1 的时序图。 图2 6 列举了几种典裂指令的取指和执行