（微电子学与固体电子学专业论文）25ghz高速cmos锁相环研究与设计.pdf

摘要 高速锁相环( p t l a s e l 0 c k e dl 0 0 p ，p l l ) 电路作为时钟恢复电路和频率合成器 的重要组成部分广泛应用于现代光纤通信和无线通信中，具有非常重要的应用价 值。本文重点研究2 5 g b p s 超高速串行收发器中锁相环电路的设计与实现问题，研 究内容来源于国家8 6 3 计划课题：“宽带电路交换核心芯片开发与陕西省科技攻 关重点项目“2 5 g b p s 超高速串行收发器芯片及i p 核开发。本文围绕电荷泵锁相环 的理论、模型、电路设计和仿真，进行了深入的研究。 论文针对数模混合结构的电荷泵锁相环电路，进行了详细的理论分析，建立 了系统的数学模型和噪声模型，讨论了p l l 电路的系统设计方案，确定了电荷泵锁 相环的系统参数。基于s c0 1 8 哪c m o s 工艺，完成了p l l 电路的详细电路设计， 并在设计时最大限度地考虑了电路的功耗和抖动性能，最后采用s p e c 仃e 等仿真工 具进行仿真验证。仿真结果显示，本文所设计的2 5 g h z 锁相环电路各项性能达到 了设计要求。整个锁相环系统的功耗约为4 0 m w ，输出时钟信号峰峰值抖动为2 1 p s ， 单边带相位噪声在5 m h z 频偏处为1 0 5 d b c 】眩。 关键词：锁相环；超高速串行收发器；数模混合；电荷泵；噪声模型 a b s t r a c t h i 曲s p e e dp h 弱e l o c k e dl o o pc u i t s 嬲觚曲p o n a n tc o m p o n e n to fc l o c k r e c o v e 巧c i r c 血a n d 台e q u e n c ys y n m e s 妇c i r 诎缸e 丽d e l y1 l s e di n 1 0 d e mo p _ t i c a l f i b e rc o n i i 】 1 u l l i c a t i o n 觚dw i r e l e s sc o n 皿u i l i c a t i o n t h i s 枷c l e1 0 c u s e so np l l ( p h 雒e l 0 c k e dl o o p ，p l l ) c h u i td e s 牺锄d r e a l i z a t i o ni n2 5 g b p ss e r i a l 廿a n s c e i v e r s t h es u b j e c tc 锄e 舶m 位n a t i o 叫8 6 3p r o g r a m ：“t h ed e v e l o p m e n to f c o r ec 螂i n b r o a db a n ds 诵t c h ，觚d 也es b a a 玎x is i 班f i c a ms c i e n c e 锄dt e c h n o l o g yp r o j e c t ： “1 kd e v e l o p m e n to f2 5 g b ss 嘶a j1 豫i l s c e i v e rc h i pa n di t s 口c o r e ”i nt h i s d i s r t a t i o 玛t h e o m o d e l ，c 砬i l i td e s i g n 锄ds 曲“a 土i o no fc h a r g ep 1 姐 1 pp i m l o c k e d l o o pa r es t u d i e d 1 1 1 i s 廿l e s i sf o c u s e so nc 沁u i td e s i 盟a n di i n p l e m e n t a t i o no fa2 5g 】眩 血x e d - s i 鄹i a lc h a 唱ep 硼叩p l l ( p h 弱e - l o c k e d1 0 0 p ) 1 km a u l e l n a t i c 2 l la n dn o i s e m o d e l so fp l lw e r ee s t a b l i s h e db 舔c do n 让屺p r e c i o 璐t 1 1 e o r e t i c a la n 龇y s i s 锄d 廿1 e s 】p e c i f i c a t i o 玛d r ma n dp a r a m e t e r so f 廿1 ep l l w e r ep r e s 眦d 锄dd i s c u s s e di n ( 1 e t a i li n 吐1 ep a p 既晰mc o n s i d e 血gm a x 血u mp o w e r 觚d j i t t e ro f 吐l ep l l ，ac 硫u i to f 吐屺p l l w a s 呻l 锄e n t e di 1 1s m 【c0 18 p mc m o st e c h n o l o g ) ，a n d 、) l 髑谢f i e db ys p e c 廿e s i m m a t i o ne i 的m n e n t t h er e s u l t so fs i m u l a t i o ns h o w 也a ta l lp e r f b 皿n c eo ft h e p l lh 嬲a c l l i e v e dn l ed e s i 印嘲u i 】r e m e n t sc o m p l e t e l yw m c ha r e4 0 m wp o w 贫 c o n s 硼叩t i o 玛2 1 p sp e a l 【- t 0 1 ) e a kj i n e ro fo u ：c p u tc l o c ka n d - 1 0 5 d b c 王zs s b ( s i i 玛l e s i d e b 锄d ) p h a s en o i a ta5 zo 凰e t k 吩唧o r d ：p l m 一l o c k e dl o o p ；廿i m s c e i v c r ；d i 舀t a l 知m o gm 仅e d s i 孕l a l ；c h a 唱ep u m p ； n o i s ei n o d e l 第一章绪论 第一章绪论 1 1 课题的来源和意义 本论文的主要工作是对2 5 g b p s 超高速串行收发器中的锁相环( p h a s e l o c k e d l o o p ，p l l ) 电路进行设计与研究。该研究来自国家8 6 3 计划课题：“宽带电路交 换核心芯片开发 ( 项目编号：2 0 0 3 a a l z l l 9 0 ，经费：3 6 0 万元) 与陕西省科技 攻关重点项目“2 5 g b p s 超高速串行收发器芯片及m 核开发 ( 项目编号： 2 0 0 4 k 0 5 g 4 ，经费：4 0 万元) 。项目的研究目标是开发具有自主知识产权的高速 串行收发器芯片，内置6 2 2 m b p s 、1 2 5 g b p s 、2 5 g b p s 兼容时钟数据恢复电路并 支持p c m 接口，具有1 ：8 和1 ：1 0 串并并串变换、多通道集成、内建自测试等 功能，采用o 1 8 岫c m o s 工艺，单通道功耗小于1 8 0 m w 。高速串行收发器设计 具有重要的社会和经济效益：开发具有自主知识产权的高性能串行收发器芯片及 i p 核，可以打破国外对高端路由器、交换器芯片的垄断，带来相应的社会效益； 目前超高速串行收发器芯片及口核为n a t i o n a js e 血c o n d u c t o r 、，n 、f u j i t 叭、n e c 、 p m c 等国外大公司所垄断，价格昂贵，我们自主开发的芯片将具有巨大的价格优 势，可以大幅度降低通信、网络设备成本，带来较大的经济效益。 锁相环电路是收发器芯片的关键模块，在串行通信系统中，锁相环电路起着 关键的作用，广泛应用于各种高速通信标准如光纤通信、以太网、微处理器、硬 盘数据传输、背板连接、i o 接口等。 1 2 锁相环技术的发展和应用状况 在锁相环发展之初，都是由分立元器件组成的。到2 0 世纪6 0 年代中期，随 着集成电路技术的发展，锁相环逐渐成了一个成本低、使用简便的多功能部件， 才开始广泛应用于工业界。第一块p l l 集成电路芯片出现在1 9 6 5 年左右，它的 鉴相器由模拟乘法器构成，是一个纯粹的模拟器件跚。大约在1 9 7 0 年，出现了第 一个数模混合的p l l 电路，它的鉴相器采用数字电路实现，剩下的模块仍然是模 拟电路。几年以后发明了全数字p l l ( 砧ld i g i t a lp l l ，a d p l l ) 电路，a d p l l 毫 无例外地全部由数字功能模块构成。 模拟p l l ( 脚o gp l l ，a p l l ) 采用一个四象限模拟乘法器作为鉴相器，环 路滤波器用无源或有源r c 滤波器实现，利用大家所熟知的压控振荡器( v 0 l t a g e c o n 们lo s c i l l a t o l r ，v c o ) 产生p l l 的输出信号，由于a p l l 在稳定工作时，各模 2 2 5 g h z 高速c m o s 锁相环研究与设计 块都可以认为是线性工作的，故也称为线性锁相环( l i i l e a rp l l ，l p l l ) 。a p l l 对正弦特性的信号的相位跟踪非常好，它的环路特性主要由鉴相器的特性决定， 主要应用于对信号的调制解调u 1 。 数模混合p l l 一般采用数字电路实现环路中的鉴频鉴相器( p l 粥e f r e q u e n c y d e t e c t o r ，p f d ) ，其它模块仍采用模拟电路实现。数模混合锁相环几经变革，从最 初的由鉴相器、环路滤波器和压控振荡器构成的简单的锁相环结构演化到目前经 典的电荷泵锁相环( c h a r g e p u m pp l l ，c p p l l ) 结构，如图1 1 所示，由于p f d 的输出信号在p l l 处于锁定状态时与相位误差有关，在未锁定状态时与频率误差 有关，因此带有p f d 的p l l 在任何条件下都能够获得锁定，而与使用什么类型 的环路滤波器无关口3 。c p p l l 具有锁定带宽大、锁定时间短、线性范围大、稳定 度高、低功耗等特性，它主要应用于频率合成、时钟处理等领域中，是目前应用 最为广泛的p l l 电路。 图1 1 经典的电荷泵锁相环 a d p l l 是完全的数字系统，这意味着整个系统只含有逻辑器件，而且整个系 统里的全部信号都是数字的。全数字实现的特点使得d p l l 在抗干扰方面具有很 大优势，但在精度和速度方面还不够令人满意。a d p l l 所有部件均是数字电路， 门数多、延时大，所以a d p l l 一般频率比较低。它的典型结构为鉴相器用过零 检测数字鉴相器，环路滤波器一般用可逆计数器来实现，振荡器则采用数控振荡 器( d c o ) 实现，整个电路没有任何电阻电容n 1 。 另外，p l l 也可以用软件实现，在这种情况下，p l l 的功能是用计算机程序 完成，我们称这种p l l 为软件锁相环( s o 盘w a r ep l l ，s p l l ) 。s p l l 的开发具有 很大的灵活性，因为它的算法可以有很多种，而且可以得到不断地完善。 随着半导体制造工艺和电路技术的发展，数模混合信号锁相环因为其功能和 性能的强大优势，在近几十年得到广泛应用和研究，数模混合信号锁相环也是本 文所采用的电路结构。 目前，针对c m o s 高速锁相环电路的发展和研究趋势是频率更高、系统功能 更强、工艺更先进、成本更低和功耗更低。这里我们简单的总结了锁相环电路在 近年来的发展情况，如表1 1 所示。 第一章绪论 表1 1 锁相环电路在近年来的发展情况统计 电源输入频率 来源工艺功耗输出频率范围应用 电压范围 1 2 v 5 5 m w 3 1 2 5 1 0 6 2 5 7 8 1 2 光纤通信中的时 【3 】0 1 3 岬lc m o s 2 1 2 5 - 3 1 2 5 g h z 3 3 vg h z 输出5 m 毗z 钟产生( 环形v c 0 ) 光纤通信中的时 【4 】0 1 8 岬c m o s 1 8 v1 0 0 8 m w31 2 5 皿_ i z2 5 g h z 钟产生( 环形v c o ) 片上时钟产生( 环 f 5 】o 2 5 u mc m o s 2 5 v1 2 m w6 2 2 肛王z1 2 “g h z 形v c o ) 0 1 8 岬m i x 酣时钟发生器 同 1 8 v4 2 m w4 0 i z2 g h z s i 印a lc m o s ( l cv c o ) 时钟发生器 【7 】0 1 8 岬c m o s l v1 3 m w 1 2 5 g h z2 5 g h z ( l cv c 0 ) 1 5 0 1 - 1 5 7 4 m 光纤通信中的时 【8 】 o 1 8 岬c m o s 1 8 v2 4 _ 2 5 2 g h z h z 钟产生( 环形v c o ) 时钟发生器( 环形 f 9 】o 1 8 岫c m o s 1 w2 5 2 m w o 5 2 5 g h z v c o ) 【l o 】o 1 8 “mc m o s 2 5 v7 5 m wl o - 7 0 m h z1 2 5 - 1 2 5 0 旺i z 时钟产生( i c o ) 【l l 】o 2 5 p mc m o s 2 5 v2 0 m wl m 毗z2 4 g h z 蓝牙应用( l c v c o ) 7 m w 2 4 0 m 时钟产生( 环形 【1 2 】o 1 3 岬c m o s 1 3 0 - 6 5 0 m z h zv c 0 ) 【1 3 】o 2 5 p mc m o s 2 1 3 5 m w1 0 n m z5 1 4 5 7 g h z 频率合成( l cv c o ) 频率合成( 环形 【1 4 】o 3 5 岬nc m o s 3 v6 0 i n w1 7 1 9 i 阻z v c o ) 光纤通信中的时 本文 o 1 8 呻nc m o s 1 8 v4 0 m w1 2 5 皿i z2 1 2 5 - 3 1 2 5 g h z 钟产生 对于集成p l l 芯片，现在市场上的高性能产品主要集中在一些跨国i c 公司 手中，如美国国家半导体( n a t i o n ms e i i l i c o n d u c t o r ) 、德州仪器( t i ) 、模拟器件 ( a d i ) 、p m c 等，其它的如荷兰的飞利浦，日本富士通公司，韩国三星公司等等。 美国国家半导体于2 0 0 6 年2 月推出的l m ) ( 2 4 8 x 系列高性能、低功耗p l l a t i n u m 4 2 5 g h z 高速c m o s 锁相环研究与设计 d e l 协s i g m a 锁相环路，其最高频率高达7 5 g h z ，该系列高性能的频率合成器最适 用于无线基站及多种不同的射频系统，例如无线局域网( m ，a n ) 、w i 、正 交分频多路转换( o f d m ) 环路、测试及测量设备、卫星通信设备以及汽车电子系 统；德州仪器公司的t r f 3 7 6 1 系列频率合成器，非常适用于无线基础设施应用领 域。该芯片包含了低噪声的压控振荡器( v c o ，速率可达1 9 g h z ) 以及整数n p l l ，并集成了1 、2 或4 分频选项，能够实现更灵活的输出频率范围，其由3 线 串行编程接口( s p d 控制，t r f 3 7 6 1 可以在不被s p i 或外置引脚使用时断电；美国 模拟器件公司是全球领先的高性能信号处理解决方案和高性能放大器供应商，于 2 0 0 6 年6 月发布业界首款8 g i z 锁相环( p l l ) 频率合成器a d f 4 1 0 8 。该芯片适 合用在高频无线系统，例如用于宽带无线接入、卫星通信、仪器仪表、无线局域 网( l a n ) 和无线射频( r f ) 基站；富士通公司的p l l 产品，广泛适应各类无线 应用，包括遥控器、无线器材、扫描仪、电话、安全防灾，a v 传送，s t b ，调制 解调器，w l a n ，家庭网络，g p s 等，其m 1 5 f 7 x u l 和1 5 7 x u v 系列产品 适用于5 0 m h z 6 0 g h z 的广泛范围的频率，能应用于5 8 g h zw 二l a n 及q b o x ( p h s ) 和业务用无绳电话等广泛的领域。 目前，国内关于g h z 级高速c m o s 锁相环的研究工作尚处于起步阶段，投入该 项研究工作的高等院校和研究机构为数不多。美芯集成电路( 深圳) 有限公司采用 o 3 5 岬c m o s 工艺生产的2 0 0 m 王z 1 3 g h z 锁相环( p l l ) m c d 8 8 2 5 ，该芯片 主要用于数字电视机顶盒；西南集成电路设计公司自主研发了一款2 0 m 2 2 g h z 锁相环电路s b 3 2 3 6 ，其功能仿照美国p e r e g 血1 e 公司p e 3 2 3 6 芯片设计，目前已经 量产；2 0 0 8 年浩凯微电子( 上海) 有限公司基于s m i c9 0 n mg e n e r i cc m o s 工艺 自主研发了高性能时钟锁相环i p 系列产品，该产品系列采用自偏置锁相环结构， 具有环路参数自动调整以保证系统稳定性的特点，p f d 输入频率范围在0 5 m h z 至2 0 0 m h z ，输出频率范围在2 0 m h z 至3 0 0 0 m h z ，目前该系列产品已经过m p w 硅验证；复旦大学专用集成电路与系统国家重点实验室采用高速鉴频鉴相器、经 典抗抖动的电荷泵、交叉耦合差分延迟单元以及电阻分压相位内插电路等结构设 计了一个应用于1 0 0 0 b a s e t 以太网收发器的频率综合器电路，采用s m i c0 1 8 岬 工艺流片，能够输出1 2 8 相1 2 5 m h z 抖动为1 1 p s 的多相时钟。东南大学射频与光 电集成电路研究所在王志功教授的带领下，瞄准光纤通信用超高速集成电路这一 前沿，利用0 3 5 岬c m o s 工艺，设计出了复用电路、激光驱动电路、前置放大 电路、限幅放大电路、时钟与数据判决电路五个芯片，以w 方式在境外流片 成功。在清华大学光纤通信研究所进行的芯片功能测试表明，芯片的工作速率超 过1 5 g - b s ；2 0 0 5 年又研制了“2 5 g b p s0 2 5 凹1c m o s 工艺时钟数据再生与1 ：4 分接单片集成电路，该芯片在t s m c 流片成功，达到了“国际先进”水平。 第一章绪论 5 1 3 本文的主要工作及论文安排 论文共包括六章内容： 第一章介绍了论文研究的背景和意义，以及目前的发展状况。 第二章深入研究了电荷泵锁相环的基本原理，对p l l 的传输函数进行了理论 推导，建立了系统的环路模型；对锁相环中的噪声和抖动进行了分析，并建立了 电荷泵锁相环的噪声模型。 第三章主要是介绍了2 5 g h z 高速c m o s 锁相环系统方案的设计，确定了电 路的总体结构，并对系统参数进行了推导计算。 第四章是论文的重点，根据系统方案的要求，完成了2 5 g h z 高速c m o s 锁 相环的详细电路设计。 第五章描述了在系统分析指导下进行的对p l l 各个模块电路及整体电路的 仿真和分析。 第六章是论文工作的总结，列出了论文工作取得的成绩，并指出了论文工作 的不足及后续的工作方向。 6 2 5 g h z 高速c m o s 锁相环研究与设计 第二章锁相环的数学模型和系统设计理论 7 第二章锁相环的数学建模与设计 2 1p l l 的基本结构和工作原理 p l l 就是利用锁相技术实现的一个相位自动跟踪控制系统，最简单的p l l 结 构如图2 1 所示，由3 个部分构成：鉴相器( p d ) 、环路滤波器( l f ) 和压控振荡器 c o ) 。鉴相器将输入信号的相位与压控振荡器信号的相位进行比较，其输出信 号是这两个输入信号之间的相位误差。之后，该相位误差由环路滤波器进行滤波， 滤波后的信号用作v c o 的控制电压，用以改变v c o 的频率，从而减小输入信号 与v c o 之间的相位误差，直至达到锁定状态。 图2 1 基本的锁相环模型 本文所采用的锁相环是电荷泵结构的锁相环，如图2 2 所示，它是在图2 1 所示锁相环的基础上发展起来的，它由鉴频鉴相器( p f d ) 、电荷泵( c p ) 、低通 滤波器( l p f ) 、压控振荡器和分频器五个部分构成一个反馈环路。其工作原理是： p f d 检测参考信号和v c o 输出信号经分频器分频后的信号的相频差，并产生u p 和d o w n 的脉冲信号用于开关电荷泵，使电荷泵给电容充放电；l p f 用于限制电 容上的电荷的变化以稳定锁相环，l p f 的输出作为v c o 的控制电压；v c o 根据 输入控制电压的变化改变输出频率；分频器连接在v c o 和p f d 之间，使得v c o 的输出可以产生任意倍频。因此，整个系统形成了一个反馈系统，v c o 的输出频 率最终锁定在参考频率的n 倍频上。 图2 2 电荷泵锁相环模型 2 5 g h z 高速c m 0 s 锁相环研究与设计 2 2 电荷泵p l l 的数学模型 为了更好的设计一个c p p l l 系统，我们必须要了解它的数学模型，这样才能 对锁相环系统进行更为深入的设计和研究。这里我们假设锁相环已经锁定，并且 在以后一段时间内一直处于锁定状态，同时假定p l l 是一个线性系统，因为在失 锁状态下，p l l 的行为是高度非线性的。 2 2 1 鉴频鉴相器( p f d ) 鉴频鉴相器代替鉴相器的好处是既可以检测信号的相位差，又可以检测信号 的频率差。当两个信号频率相同时，p f d 就等价于p d ；当两个信号的频率相差 很大时，p f d 起到了鉴频的作用，输出信号的平均值与输入信号间的频率差值成 正比，从而加速两个信号的比较过程，提高了p l l 的性能。这里假设参考信号相 位为e i ，反馈信号相位为，它们之间的相位误差0 。定义为0 。= 0 i 0 f b 。则p f d 的 输入输出关系可以用式( 2 一1 ) 来表示： u d ( t ) = k d 木0 。 ( 2 1 ) 其中k d 定义为p f d 的增益，单位为v m d 。 2 2 2 电荷泵( c p ) 电荷泵是数模混合锁相环内部数字电路部分和模拟电路部分的接口，它将鉴 频鉴相器输出的相差脉冲转换为对l p f 的充放电电流。当p l l 锁定时，电荷泵的 输出必须是一个恒定值，这样才能保证v c o 振荡频率的稳定。p l l 的电荷泵电 路主要由两个受开关控制的电流源构成。理想的电荷泵模型如图2 3 所示，信号 u p 和d n 控制着i u p 和i d n 两个电流源。理想情况下，i u p 和i d n 的导通电流是完 全相等的，大小为i c p 。当u p 为高电平时，开关s 1 打开，i u p 向l p f 注入大小为 i c p 的直流电流；反之，当d n 为高电平时，开关s 2 打开，l p f 向i d n 放出大小为 b 的直流电流。在理想情况下，若c p p l l 处于锁定状态，则s 1 、s 2 均关闭， l p f 输出电压v c 仃1 保持不变。若c p p l l 处于未锁定状态，则u p 或d n 信号在 一个周期内总有一个含有高电平脉冲，从而总有电流注入或流出l p f ，最终控制 v c o 跟踪参考输入信号，并进入锁定状态。 为了推导电荷泵电路的传输函数，这里假设参考输入信号的周期为t f e f ，电 荷泵对低通滤波器的充放电电流为士i c p 。如图2 4 所示，开始时两个信号的相位差 为零，在踟时刻，反馈信号f c 墩的相位阶跃了。，则p f d 每个周期输出的u p d i n 信号的脉冲宽度： 第二章锁相环的数学模型和系统设计理论 9 。p 2 i ( 2 2 ) 在这个时间里，i c p 流入l p f ，而在其它时间里，没有电荷移动。由于这个系统是 一个时变系统，对其进行精确的分析是十分困难的。因此，对于不同的时变系统， 只要它们流入低通滤波器的平均电荷是相等的，即可进行分析。只要在给定时间 段，两个系统的动态变化是微小的，就可以认为它们近似相等n 耵。 流入l p f 的平均电流为： i 哪= 尝b ( 2 - 3 ) 所以电荷泵输出电流i o m 和相位差0 的传输函数可近似表示为： 冬( s ) = 导 ( 2 4 ) 8 、72 万 m t r e f 卜 k 亿墩厂 厂 厂 厂 r 厂 厂 厂 目厂 厂 厂 u p 几几几几 0 t 图2 4p f d c p l p f 组合系统的阶跃响应 l o 2 5 g h z 高速c m o s 锁相环研究与设计 2 2 3 低通滤波器( l p f ) 低通滤波器的作用是滤除掉p f d 和c p 所产生信号的高频分量及噪声，取出 平均分量来控制v c o 。l p f 可以改善控制电压的频谱纯度，提高系统稳定性，它 的参数直接影响着整个p l l 系统的环路性能。由于v c o 的输出在频域内从频率 到相位的变化已经使得环路的阶数等于1 ，所以在p l l 电路中环路的阶数等于低 通滤波器的阶数加上1 ，通常高阶的环路对噪声有较好的抑制能力，但却容易引 起系统的不稳定，造成环路不锁定，从而导致输出的频率跳跃，产生大的抖动， 所以在p l l 的设计中，一般环路都在4 阶以下，这里我们仅选取一阶和二阶的无 源滤波器进行研究。 一阶无源低通滤波器的结构如图2 5 所示，它由一个电阻r 和一个电容c 串 联构成。其拉普拉斯数学模型为： z ：r + 上：翌出 ( 2 5 ) 、 s c s t 2 其中：1 f 1 = r c ，l = c 。 工 图2 5 一阶低通滤波器 从图2 5 可以看到，每次电荷泵对l p f 注入电流时，r 上会形成一个固定的 电压u = i c p r ，从而使得输出电压v 训会经历一个大的跳动。即使在锁定的情况下， 电荷泵上的注入电流和拉出电流的不匹配以及电荷泵的控制开关s 1 和s 2 的电荷 注入和时钟馈通，都会在v c o 上引起电压跳动，这就形成了纹波，作用于v c o 上会破坏输出相位，造成相位的漂移n 6 | 。 为了避免上述问题的出现，我们一般采用二阶无源低通滤波器，其结构如图 2 6 所示，i c p 是电荷泵的输出，v 训是输出给v c o 的控制电压。其传递函数为： z 2 雨瀚 ( 2 _ 6 ) 第二章锁相环的数学模型和系统设计理论 1 l 图2 6 二阶无源低通滤波器 定义2 6 式中的极点和零点对应的时间常数分别为rl 和r2 ，则有： 铲骗铲器 协7 ， 【，+ 【， 2 2 4 压控振荡器( v c o ) 一个理想的压控振荡器其输出频率是其输入电压的线性函数，如图2 7 所示， = + 墨d ( ，) ( 2 8 ) 这里咖对应于v c 廿i = o 时的截距；k v c o 表示v c o 的增益，单位为m d ( s v ) ； 2 - 1 称为v c o 的调节范围。 图2 7 压控振荡器的特性曲线 v c o 系统的模型应当输出0 0 m ，而不是0 m ，根据定义，可以通过对变化频率 o i 吐的积分得到0 0 i n ： ( f ) = ( f ) 衍= o ) 西 ( 2 9 ) 的拉普拉斯变换为： ( s ) ：墨业( s ) s 所以，v c o 的传输函数可以表示为： ( 2 1 0 ) 1 2 2 5 g h z 高速c m o s 锁相环研究与设计 = 篙= 争 2 2 5 分频器( f r e q u e n c yd i v i d e r ) ( 2 1 1 ) 分频器将v c o 输出信号的频率降低到原来的1 n ，同时也将相位降低到原来 的1 n ，因而分频器在数学模型中所起的作用就是一个增益为1 n 的增益模块， 其传输函数为： ( 加专 ( 2 - 1 2 ) 2 2 6c p p l l 的数学模型 通过上述分析，虽然c p p l l 实际上是一个非线性系统，但是在应用中，只要 满足p l l 的环路带宽小于输入参考信号频率的十分之一，且环路锁定的条件下， p l l 可近似看成一个线性系统n7 1 。在锁定状态下，图2 2 所示的电荷泵锁相环的 电路结构的数学模型可以表示成如图2 8 所示。 鉴频鉴相器 ：。： 电荷泵低通滤波器压控振荡器 分频器 图2 8c p p l l 的线性相位模型。 由图2 8 可得c p p l l 的开环增益为： g ( s ) ：圣：k ：坐! ：鱼 ( 2 1 3 ) s 闭环增益为： 耶，= 鬻= 怒 ( 2 1 4 ) 同理可得相位误差0 。与输入信号0 i 的相位之间的误差传输函数： 哪，= 器= 警小掣= 志 第二章锁相环的数学模型和系统设计理论 1 3 z ( s ) ：r + 去= 型，其中：气：尺c ，f 2 ：c ，代人式( 2 1 4 ) ，得到二阶c p p l l 耶m 意一 ，们器。昙。+ 靠。去 肌加糕 浯 q = 跖= 厨 ( 2 1 8 ) = 尝孵：等鸭 2 2 6 2 三阶c p p l l 将二阶低通滤波器的传输函数式( 2 6 ) 、( 2 7 ) 代人式( 2 1 3 ) 得到三阶p l l 的开环传输函数为： 1 4 2 5 g h z 高速c m 0 s 锁相环研究与设计 g ( s ) ：生：茎雩：! ! 兰! ! ! 垒 2 7 r c 2 s 2 ( 1 + 盯2 ) f l 其开环频率特性为： ( 2 2 0 ) g k 归一捌黜詈 浯2 t ， 从式( 2 2 1 ) 可以看出，p l l 开环增益的相位裕度为： 妒( ) = 巧+ m 咖( q ) 一a r c t a l l ( f 2 ) ( 2 2 2 ) 求相位裕度对的微分，并令竽：o ，可求得对应最大相位裕度的频率妣 口 ( 也称为环路带宽) 。 堂：上了一：o 如1 + - f 1 ) 21 + 和f 2 ) 2 求解式( 2 2 3 ) 可得： 1 啡f l 。 q f 2 ( 2 2 3 ) ( 2 2 4 ) 当设计给出了锁相环所要求的环路带宽。和相位裕度西，就可以根据式 ( 2 2 2 ) 和式( 2 2 4 ) ，求出l p f 的时间常数t 。和t 。的值。将( 2 2 4 ) 式代人( 2 2 2 ) 式并利用三角函数关系式t 锄( a b ) = ( t 狮a t a n b ) ( 1 + t 觚a t 锄b ) 得： f 2 ：竺盟型 ( 2 2 5 ) 婢 ：一 ( 2 2 6 )f = l z 一么b j 1 a ( s e c ( 妒) 一t a n ( ) ) 2 3 1p l l 的工作状态 2 3p l l 系统的关键参数 锁相环在工作时主要包括以下4 个状态： 1 )锁定状态：p l l 处于此状态是指输出信号相位等于输入信号相位或两 者之间存在一个固定的相位差，且两者的频率相等。 2 ) 自动跟踪过程：是指整个p l l 环路还处于锁定状态，若此时输入信号 频率或相位发生变化，环路能通过自动调节来维持锁定状态的过程。 第二章锁相环的数学模型和系统设计理论 1 5 3 )失锁状态：环路的输出在一个与输入信号的频率差不为零的稳定状态或 是一个不停的振荡状态。这个状态意味着环路没有正常工作。 4 )捕获过程：是指把环路带入锁定的过程。如果环路是自己捕获锁定的， 那么这个过程叫自捕获；如果是由辅助电路帮助捕获的，这个过程叫辅 助捕获。此过程是一个相位误差不断减小的过程。 2 3 2p l l 的关键参数 对应于p l l 的四种工作状态，有四个关键参数可以规范p l l 工作的频率 范围。图2 9 是这些参数的图形描绘口1 。 1 ) 同步范围咖。锁相环能够保持静态锁定状态的频率范围。只有在这个范 围内环路才能有条件的保持稳定。 2 ) 锁定范围。在这个范围内，锁相环可以在参考频率和输出频率之间的 一个单拍内锁定。通常情况下，锁相环的工作频率范围应限制在该范围内。 3 ) 捕捉范围铷。在该范围内，锁相环总能回到锁定状态，但捕获过程要比 在锁定范围。内时需要更多的时间。 4 ) 拉出范围阳。锁相环稳定工作时的动态极限值。当锁相环在稳定工作状 态时，如果输入信号的跳变小于这个参数，则锁相环能够较快的再次锁定。 如果输入信号的跳变大于这个参数但小于捕捉范围0 d p ，则环路仍能锁 定，但过程会较慢。 一 稳定度动态限制 土h 同步范围 士p 捕捉范围 一 p o 拉出范围 士訇【定范围=一般工作范围 工作 范围 0 l粼黝缴麟川 v = 定v 图2 9 线性二阶锁相环稳定性的静态界限和动态界限范围【2 】 上面讨论的四个参数都是对锁相环频率方面性能的定义，图2 9 中画出了大 多数实际系统中，这四个参数之间的定量关系。在大多数的实际设计中，有下面 1 6 2 5 g h z 高速c m o s 锁相环研究与设计 的不等式成立： 吃 p 肋 郇 ( 2 2 7 ) 衡量锁相环性能的其它重要参数还包括【2 】： 1 ) 锁定时间t l 。这是当捕获过程为一个( 快速) 锁定过程时锁相环达到锁 定所需要的时间。 2 ) 捕捉时间t p 。这是当捕获过程为一个( 慢速) 锁定过程时锁相环达到锁 定所需要的时间。 3 ) 频谱纯度( 通常用抖动来衡量) 。当环路锁定时，频率合成器应该输出稳 定严格的周期波形，但实际电路中存在各种非理想因素，导致输出波形存在相位 噪声和幅度噪声。 4 ) 频率范围。锁相环的频率范围是由控制压控振荡器工作的控制电压的范围 决定的。 2 4 电荷泵锁相环噪声和抖动分析 噪声问题一直是电路设计者研究的热点和难点问题，尤其是近些年来，更是 得到了广泛的关注，因为噪声限制了一个电路能够正确处理的最小信号电平，它 与电路的功耗、速度和线性度等方面存在着相互制约的关系，尤其是随着i c 集成 度越来越高，电源电压越来越低，各种形式的噪声成为制约集成电路发展的难题。 对于锁相环电路，振荡器噪声和环路噪声特性是两个重要的课题，前者主要涉及 噪声产生和传递机制以及各种降低噪声技术；后者涉及的是折中设计环路参数( 如 带宽，阻尼因子) 使环路稳定性和环路噪声得以平衡。 2 4 1 锁相环中的噪声 集成电路中的信号一般受两种不同类型的噪声影响：器件电子噪声和环境噪 声。前者主要包括：热噪声、闪烁噪声和散粒噪声等：后者指电路受到的电源或 地线、或者衬底的随机干扰。 在锁相环系统中，输入的参考信号自身存在的抖动、环路的各个部件所产生 的噪声以及电源噪声、衬底噪声、热噪声等都会对输出的时钟信号产生很大的干 扰，衡量这些噪声影响的重要性能指标是相位噪声和时间抖动，它们共同表征了 一个信号的准确度。 第二章锁相环的数学模型和系统设计理论 1 7 2 4 2 相位噪声 相位噪声是一个名义上的周期信号在噪声干扰下其相位特性在频域上的统计 描述。一个理想的干净的振荡器的输出波形，可以用数学描述为理想的振荡器产 生的输出信号频谱是一个位于中心频率o 处的脉冲，其输出波形可用数学表达式 描述为： y ( f ) = 4s i n ( ，+ 驴) ( 2 2 8 ) 式中：舢代表输出信号的幅度，咖代表输出频率，西代表输出的相位。 但实际振荡器产生的输出的幅度和相位都可能受到干扰，写成数学表达式为： y ) = 【a + a o ) 】s i n f + 妒o ) 】 ( 2 2 9 ) 式中： a ( f ) 代表幅度随时间的波动，驴( ，) 代表相位随时间的波动。 幅度噪声和相位噪声在实际的电路系统里面呈现出不同的特点，尤其在非线 性振荡器中，由于波形被钳位在两个电源电压上，对信号影响不大，为了简化问 题，幅度噪声在一般的分析中可以忽略n 帕，而主要考虑相位噪声。 2 4 3 时域抖动 时域抖动是一个名义上的周期信号在噪声干扰下其相位特性在时域上的统计 描述。它反映了时钟信号的周期( 跳变沿、过零点) 的不确定性。在不同文献中 即使对于同一时间抖动定义也有很多不同的叫法，这里使用参考文献 1 9 】的定义 方法。 1 ) 跟踪抖动( e d g e 勘嗣g ej i t t e r ) ：定义为触发时钟和响应时钟之间的时间差。 当测量该抖动时，应有一个干净的无抖动的输入时钟。如图2 1 0 ( a ) 所示。 c a ，毒誓赢 碲l e j i 柚蹬 b 挺，) = 再币厕 c y d e - 幻- c y c i ej i t 把r ( c k ( d 罩再习i 葡 图2 1 0 各种抖动的定义【1 9 1 1 8 2 5 g h z 高速c m o s 锁相环研究与设计 2 ) 周期抖动( p 甜o dj i n e r ) 短期抖动。当图2 1 0 ( b ) 表达式中的k = 1 时，j l 定义为短期抖动。 长期抖动。当图2 1 0 m ) 表达式中的k 趋向于无穷大时，j k 称为长期抖动。 周期周期抖动( c y c l e t 0 c y c l ej i t t e r ) 。是指信号的连续两个瞬时周期之间差 别的均方根值，反映了周期的短期变化。 锁相环中的抖动主要与以下几个方面有关： 1 ) 电路中器件的噪声，主要考虑器件的热噪声。 2 ) 输入信号的抖动。 3 ) 电源线噪声。 4 ) 电路的失配。如电荷泵电路中电流的失配、电荷共享以及时钟馈通造成的 压控振荡器控制线的纹波。 时域抖动过大会限制时钟的频率，造成数据传输的错误，它是衡量锁相环性 能的一个很重要的指标。 2 4 4 电荷泵锁相环的噪声模型 图2 1 1 所示为在各种噪声影响下的锁相环输出相位抖动的模型。它主要包括 【2 ，l 6 】： 1 ) 输入参考时钟自身存在的相位抖动。因为参考时钟一般来自晶体振荡器， 即使是最高质量的晶体振荡器也会对相位抖动有一定的影响，这种影响在图2 1 1 中由0 m 耐表示。 2 ) 压控振荡器引起的相位抖动。压控振荡器也将贡献相位抖动，压控振荡器 的相位抖动在图2 1 1 中用0 几v c o 表示。 3 ) 鉴频鉴相器和电荷泵所产生的一些较高频的交流分量，这些交流分量甚至 会有参考频率的亚谐波。这些非理想的交流分量部分被低通滤波器抑制，剩余的 信号仍然会调制压控振荡器的输出信号，在图2 1 1 中用表示这些寄生边带信 4 ) 电源噪声通过传输函数h n ( s ) 耦合到振荡器输入端，对输出产生影响，在 图2 1 1 中用屹。表示。而地噪声和衬底噪声可看作是另一种形式的电源噪声。 掣吼，阿争玩( s ) 屹，9 附2 衙+ 专面+ 矗叠 弋 第二章锁相环的数学模型和系统设计理论 1 9 k ：鱼：坠：盘 2 7 r ( 2 3 1 ) 堑塑 鱼致( s ) 1 令o ) _ 壶o ) - 苫巫。) _ i 盘贝i j 有： 见，叫= ( s ) 见。阿+ ( s ) 屹。+ ( s ) 见。 ( 2 3 2 ) 容易看出g d s ) 为具有低通滤波特性的传递函数，g b “s ) 为具有带通特性的传 递函数，q “s ) 为具有高通特性的传递函数。从式( 2 3 2 ) 可以得到： 1 ) 环路对于输入噪声具有低通特性。如果输入相位变化很快，输出不能完全 跟上变化，高频输入噪声得到有效抑制，反之，输入端的慢抖动传到输出端则没 有得到衰减。这说明环路带宽越小，对输入噪声的抑制能力越强。由式( 2 1 8 ) 可得，减小电荷泵电流i c p 可减小环路带宽，从而达到减小输入噪声的目的。 2 ) 环路对于电源噪声具有带通特性。 3 ) 环路对于v c o 引入的噪声具有高通特性。这说明环路带宽越大，对v c o 的噪声抑制能力越强。由式( 2 1 8 ) 可得，需要加大电荷泵电流。这与减小电荷 泵电流，抑制输入噪声是相互矛盾的。 综上所述，由于输入噪声和v c o 引入的噪声对环路带宽的要求是相互矛盾 的，故在选择环路带宽时要根据应用的需要进行合理的折衷与优化。 2 5 g h z 高速c m o s 锁相环研究与设计 第三章2 5 g h zp l l 电路的系统方案设计 2 l 第三章2 5 g h zp l l 电路的系统方案设计 3 1p l l 电路的功能概述 本文设计的p l l 电路拟应用于2 5 g b p s 超高速串行收发器芯片中，如图3 1 所示。高速串行收发器广泛应用于点对点的高速双向数据传输系统，为电路板之 间、电路板和处理器之间、板上的处理器和外设之间、芯片和背板之间的通信提 供高速接口。 图3 1 收发器的结构框图 本节根据项目合同要求、芯片拟应用环境和当前市场需求，制订p l l 电路的 功能特点及性能要求： 采用1 2 5 m h z 参考时钟； 输出差分2 5 g h z 高速时钟信号； 支持低功耗工作方式： 满足s d h s o n e t 抖动容限模板； 工作电压