《数字电子计数器》PPT课件.ppt

第 五 章 计 数 器,引入:,电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。,0,1,Q,Q0,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,图5.2（b）,计数器各触发器的翻转不受同一个CP 脉冲控制。 异步计数器,计数器各触发器的翻转受同一个CP 脉冲控制。 同步计数器,1. 计数器的基本原理,5.1 计数器及其表示方法,2.分类, 根据计数脉冲的输入方式不同可把计数器分为 同步计数器和异步计数器。, 根据计数进制不同又可分为 二进制、十进制和任意进制计数器。, 根据计数过程中计数的增减不同又分为 加法计数、减法和可逆计数器。,3. 二进制计数器,若n=1，2，3，则N=2，4，8，相应的计数器称为模2计数器，模4计数器和模8计数器。,计数器的位数n：即由多少个触发器组成。（n）,计数器的模（计数容量）：最大所能计数的值 N=2n,三位二进制计数器,同步二进制计数器74LS161集成计数器,（2）74LS161功能表,（1）各引脚功能符号的意义： D0D3：并行数据预置输入端 Q0Q3：数据输出端 ET、EP：计数控制端 CP：时钟脉冲输入端（） C：进位端 ：异步清除控制端（低电平有效） ：置数控制端（低电平有效）,74LS161状态图,注 释,74LS161是典型的4位二进制同步加法计数器，异步清除。同于74161。 请问它的模是几？, 、 、ET和EP均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。,（3）74LS161的功能与特点, ：异步置“0”功能。,波形图,0,0,0,0,1,0,1,0, ET和EP是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。, ：同步并行置数控制端（低电平有效）， =0，且 =1 时，D0D3上数据 被输出到Q0Q3。, 、 、ET和EP均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。,异步二进制计数器74LS93集成计数器,74LS93是异步4位二进制加法计数器。,图5.6（b）,二进制计数器：CP0作同步脉冲，FF0构成一个二进制计数器;,八进制计数器：CP1作同步脉冲，FF1、FF2、FF3构成模 8 计数器;,十六进制计数器： CP1端与Q0端在外部相连， 构成模16计数器。,74LS93又称为二八十六进制计数器。,RD1、RD2为清零端，高电平有效。,4. 十进制计数器,同步十进制计数器74LS192集成计数器, 逻辑符号, 74LS192功能表,各引脚功能符号的意义： D0D3：并行数据输入端 Q0Q3：数据输出端 CU：加法计数脉冲输入端 CD：减法计数脉冲输入端 RD ：异步置 0 端（高电平有效） ：置数控制端（低电平有效）,：加法计数时，进位输出端（低电平有效）,：减法计数时，借位输出端（低电平有效）, 74LS192 的时序图分析,RD ：异步置 0 端。计数器复位。,置 零,：置数控制端（低电平有效） 。,CD为高电平，计数脉冲从CU端输入。,:进位输出; :借位输出。,CU为高电平，计数脉冲从CD端输入。,计数开始时，先在RD 端输入一个正脉冲，此时两个计数器均被置为 0 状态。此后在 端输入“1”，RD 端输入“0”，则计数器处于计数状态。 在个位的74LS192(1)的CU 端逐个输入计数脉冲CP，个位的74LS192开始进行加法计数。在第10个CP脉冲上升沿到来后，个位74LS192的状态从10010000，同时其进位输出 从01。, 利用74LS192实现100进制计数器 (想一想),将多个74LS192级联可以构成高位计数器。 例如：用两个74LS192可以组成100进制计数器。,此上升沿使十位的74LS192(2)从0000开始计数，直到第100个CP脉冲作用后，计数器由1001 1001恢复为0000 0000，完成一次计数循环。, 逻辑符号, 74LS90功能表,RD1 RD2：当S1 S2 = 0时，RD1 RD2 = 1计数器清零。,S1、 S2：S1 S2 = 1时，计数器置“9”，即被置成1001状态，与CP无关。且优 先 级别最高。,Q3Q2Q1Q0：输出端, 引脚功能说明,CP0、 CP1：双时钟输入端,异步十进制计数器74LS90集成计数器, 二五十进制计数器74LS90,二进制计数器：FF0构成一个二进制计数器;,五进制计数器：FF1、FF2、FF3构成模 5异步计数器（五进制计数器）;,8421码异步十进制计数器：时钟脉冲接CP0 ，CP1端与Q0端相连。,74LS90又称为二五十进制计数器。,5421码异步十进制计数器：时钟脉冲接CP1 ，CP0端与Q3端相连。,5. 任意进制计数器,同步二进制计数器,异步二-八-十六进制计数器,同步十进制计数器,异步二-五-十进制计数器,利用已有的集成计数器构成任意进制计数器的方法 通常有三种:,（1）直接选用已有的计数器。 例如，欲构成十进制计数器，可直接选用十进制异步计数器74LS92。,（2）用两个模小的计数器串接 可以构成模为两者之积的计数器。例如，用模6和模10计数器串接起来，可以构成模60计数器。,（3）利用反馈法改变原有计数长度 这种方法是，当计数器计数到某一数值时，由电路产生的置位脉冲或复位脉冲，加到计数器预置数控制端或各个触发器清零端，使计数器恢复到起始状态，从而达到改变计数器模的目的。,74LS160 集成计数器, 逻辑符号, 表5.5 74LS160的功能表, 引脚功能说明,D0D3：并行数据输入端 Q0Q3：数据输出端 EP、ET：计数控制端 C：进位输出端 CP：时钟输入端 ：异步清除输入端 ：同步并行置入控制端,74LS160 集成计数器的应用举例反馈法构成模6计数器的四种方法,例1：反馈置0法,000000010010001101000101,由此可见，N进制计数器可以利用在（N-1）时将 变为 0 的方法构成，这种方法称为反馈置0法。,0 1 2 3 4 5,例2：直接清0法,当计数器计到6 时（状态6出现时间极短），Q2和Q1均为1，使 为0，计数器立即被强迫回到0状态，开始新的循环。,例3：反馈预置法,010001010110011110001001,例4：反馈预置法例二,001101000101011001111000,图5.12 改进的模6计数器,改进的模 6 计数器,图5.11（d）所示方法的缺点是工作不可靠。原因是在许多情况下，各触发器的复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢的触发器来不及复位，因而造成误动作。,改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图5.12（b）。当计数器计到 6 时，基本RS触发器置0，使 端为0，该0一直持续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。,5.2 计数器应用实例,计数器组成分频器,图5.13 PCM30/32路基群系统时钟框图,通过分频的方法，利用一个高稳定的信号源产生多种频率的信号。这是数字系统中为获得各种时钟脉冲所采用的最普遍的方法。,1.一般程序分频器,程序分频器是指分频比N随预置数据而变的数控分频器，因此，凡具有并行置数功能的计数器都可以组成程序分频器。,分频器的输入信号频率与输出信号频率之比叫做分频比N。,图5.14（a）是程序分频器的一般框图，图5.14（b）是分频比N=7的程序分频器的输出信号与输入信号的同步波形。由图可知，其分频比=7。,图5.14 程序分频器,2. M / M+1分频器,M / M+1分频器在频率合成器中经常采用，它有两种工作模式，即M次分频和M+1次分频模式。,码组变换器, SC=0时，M次分频； SC=1时，M+1次分频。, SC=0时，码组转换器用作变补器； SC=1时，转换器用作变反器。,3. 计数器用于测量脉冲频率和周期,例如，若在t1t2 = 1s内，计数器的计数值N为1200，则脉冲频率f = 1200Hz。, 测量脉冲频率电路,t1t2 = 10ms，计数器计数值为12，请问脉冲频率是多少？,固定时间，求该时间内的脉冲数得到频率。, 测量脉冲周期电路,f = 1MHz = 106 Hz,待测脉冲周期为多少？,求待测脉冲一个周期时间内通过的固定周期脉冲数得到周期。,T=