东南大学门电路和组合逻辑电路实验报告模板.docx

东南大学电工电子实验中心实 验 报 告课程名称： 第 次实验实验名称： 院 （系）： 专 业： 姓 名： 学 号： 实 验 室: 实验组别： 同组人员： 实验时间： 年 月 日 评定成绩： 审阅教师： 一、实验目的二、实验原理三、预习思考题1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。分析电路原理，并根据器件的直流特性计算电阻值的取值范围。答：电路(a)使用条件是驱动门电路固定输出为低电平电路(b)使用条件是驱动门电路固定输出为高电平2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。答： 3、图2.4.1 用上拉电阻抬高输出电平中，R的取值必须根据器件的静态直流特性来计算，试计算R的取值范围。图2.4.1 用上拉电阻抬高输出电平答： 4、图2.4.3(a)中OC外接上拉电阻的值必须取的合适，试计算在这个电路中R的取值范围。(a)OC门做驱动答： 5、下图中A、B、C三个信号经过不同的传输路径传送到与门的输入端，其中计数器为顺序循环计数，即从000顺序计到111，C为高位，A为低位。A、B、C的传输延分别为9.5nS、7.1nS和2nS。试分析这个电路在哪些情况下会出现竞争冒险，产生的毛刺宽度分别是多少。答： 四、实验内容必做实验：A）2.5节 实验：门电路静态特性的测试内容7.用OC门实现三路信号分时传送的总线结构框图如图2.5.4所示，功能如表2.5.2所示。（注意OC门必须外接负载电阻和电源，EC取5V）表2.5.2设计要求的逻辑功能控制输入输出A2A1A0Y001D0010D1100D2图2.5.4 三路分时总线原理框图 查询相关器件的数据手册，计算OC门外接负载电阻的取值范围，选择适中的电阻值，连接电路。答：详细计算步骤： 电路图： 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，注意测量A2A1A0=000时的输出值。答：控制输入数据输入输出YA2A1A0D2D1D0逻辑电平电压值001XX0001XX1010X0X010X1X1000XX1001XX000XXX数据分析： 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为什么要选择“DC”。答：控制输入数据输入输出YA2A1A0D2D1D0001XX010XX100XX波形参数如下：频率/KHz峰-峰值/V高电平/V低电平/V输入波形输出波形波形显示如下：数据分析： 器件电源电压VCC仍为5V，将EC改为10V，重复和，分析两者的差别。注意，不要直接将VCC改为10V，避免烧毁器件。答：（同学们自己设计表格，进行数据分析比较，得出结论）内容8用三态门实现实验内容7三路信号分时传输 重复实验内容7中的和，注意不要同时将两个或两个以上的三态门的控制端处于使能状态。答： 电路图： 静态验证： 控制输入数据输入输出YA2A1A0D2D1D0逻辑电平电压值001XX0001XX1010X0X010X1X1000XX1001XX000XXX数据分析： 动态验证：控制输入数据输入输出YA2A1A0D2D1D0001XX010XX100XX波形参数如下：频率/KHz峰-峰值/V高电平/V低电平/V输入波形输出波形波形显示如下：数据分析： 将A2A1A0设为“000”， D2D1D0设为“111”，此时输出端为高阻状态，测量输出端电压值，总结如何用万用表判断高阻态。答： 将A2A1A0设为“011”， D2D1D0设为“010”，此时破坏了三态门的使用规则，测量输出端电压值，总结如何用万用表判断两个或两个以上普通门输出端短接。（在测量的时候应该尽量缩短两个控制端属于使能状态的时间）。答：B）2.7节 实验：门电路动态特性测试内容1用环形振荡器测量74LS04、74HC04的传输延时时间答：内容2在74LS04传输延时测量电路中加入长导线，观察延时造成的振荡周期变化答：C）2.10节 实验：SSI组合逻辑设计及竞争-冒险现象内容5竞争-冒险现象的观察和消除（具体内容有所修改，请参看教学网站相关内容）答：选做实验： 2.5节 实验：门电路静态特性的测试内容2分别测量74LS04和74HC04的静态参数极限值，并计算噪声容限和扇出数内容4用74LS04和74HC04门电路驱动发光二极管内容5观察叠加交流噪声信号的影响（74LS04）内容6TTL门驱动CMOS门