数字电路期末考试题答案.doc_第1页
数字电路期末考试题答案.doc_第2页
数字电路期末考试题答案.doc_第3页
数字电路期末考试题答案.doc_第4页
数字电路期末考试题答案.doc_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

一、 回答下列问题（20分）1(8A.25)16=(10001010.00100101)(2)=138.14453125(10) =000100111000.000101000100(8421BCD)2用公式化简法化简函数表达式3试用（ 42 ）片25616位的SRAM芯片，并选用（ 2-4线 ）译码器组成存储容量为102432位的RAM存储器。4A/D转换过程的四个步骤是（ 取样-保持-量化-编码 ）。5写出下图表达式，画出输出波形。 6分别写出下图Y1、Y2 和Y3的最小项表达式。 7求下式的对偶式和反演式Y=A(BC+B(C+D)二、解答下列问题（20分）1用卡诺图化简逻辑函数并分别写出最简的“与非”式和“与或非”式。 Y=m(1,3,7,9,11,12,14,15)+d(6)2画出下图电路输出波形，两个触发器均为边沿触发器。三、设计电路（20分）1用74160芯片和适当的门电路设计60进制计数器，要有进位输出端。CLKRDLD EP ET工作状态011110111 0 1 01 1 置零预置数保持保持C=0计数 2用双四选一数据选择器实现一位全减器电路。要写真值表和逻辑函数式，画电路图。设A、B为被减数和减数。A B CiD Co0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 11 10 11 00 00 01 1 四、按照下图用J-K触发器设计一个可控加减法计数器，要求写出状态方程，驱动方程和输出方程。不要求画电路图。（10分）A Q2 Q1Qn+12 Qn+11Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 11 01 10 01 10 00 11 000011000五、回答下列问题（20分）1555定时器接成的电路如图，说出电路的名称，画出电路的输出波形，如果3个分压电阻都是5k欧姆，写出回差电压的公式和值。 正向阈值电压VT+=2/3VDD 负向阈值电压VT-=1/3VDD 回差电压VT=VT+-VT-=1/3VDD2用PLA阵列设计一位全加器。要求写真值表，逻辑函数式，画阵列图。A、B为加数，CI为低位进位，S为本位和，CO为高位进位。A B CiS Co0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 01 01 00 11 00 10 11 1 S=m(1,2,4,7)=CO=m(3,5,6,7)=AC+BC+AB六、下图所示的电路是由二进制加法计数器、3线-8线译码器和S-R锁存器构成的一个宽度可调的脉冲发生器。1求S-R锁存器Q端输出波形（周期）是计数脉冲CLK周期的多少倍？画出S-R锁存器Q端的输出波形。2如果将S-R锁存器Q端输出波形周期减小一倍，应该如何调整电路连接？计数器的初始状态Q
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论