毕业设计（论文）-低电压高精度CMOS运算放大器设计.doc

滨江学院毕业论文（设计） 题 目低压高精度cmos运算放大器设计 院 系 电子工程系 专 业 电子科学与技术 学生姓名 学 号 指导教师 职 称 讲 师 二一一年 一月 十一日 目录 摘要：.1第一章绪论.2 1.1cmos集成电路的发展历史及其意义.2 1.2cmos运算放大器的整体结构.3 1.3cmos高精度运算放大器的现状.3 第二章cmos放大器的设计基础.4 2.1mos器件的构造和基本特性.5 2.1.1mos管的结构和i一v特性.5 2.1.2mos管的二级效应.6 2.1.3mos管的小信号模型.6 2.2mos管的噪声及其对精度的影响.7 2.2.1mos管的热噪声和等效电路.7第三章cmos运算放大器的性能指标与基本结构.8 3.1运算放大器.8 3.1.1理想运算放大器.9 3.1.2非理性运算放大器.9 3.2cmos运算放大器的基本结构.10 3.3cmos运算放大器性能指标.10 3.3.1开怀增益.11 3.3.2开环带宽和增益带积.12 3.3.3相位裕度.12 3.3.4共模抑制比.13 3.3.5电源电压抑制.13 3.3.6功耗.14第四章运算放大器电路的设计与分析.14 4.1设计目标.15 4.2运算放大器的结构选择.15 4.3输入级设计.16 4.4.1低压宽摆幅共源一共栅电流镜电路.16 4.4.2中间放大电路设计.17第五章运算放大器的hshce仿真.17 5.1运放开环增益特性分析.18 5.2运算放大器的直流传输特性分析.19 5.2.1失调电压.20 5.2.2转换速率和建立时间.21第六章结论与展望.22致谢.23参考文献.24 低电压高精度cmos运算放大器设计刘士游南京信息工程大学滨江学院 南京 210044摘要:设计了一种采用 0.6um cmos 工艺的低电压高精度的运算放大器电路。在设计中输入级采用两对跨导器件r ail- to- rail 的电路结构,从而实现输入级的跨导在整个共模输入范围内保持恒定。输出级采用 ab 类 rail- to-r ail推挽结构, 达到高驱动能力和低谐波失真的目的。此运放可提供 15v 电压降,采用适当的输出负载, 闭环电压增益,单位增益带宽和相位裕度分别达到了 80db, 832khz 和 64。关键词: cmos; 低电压高精度; 运算放大器; rail- to- rail 第一章绪论1.1cmos集成电路的发展历史及其意义 由于集成技术和大规模系统设计的飞速进步,电子工业在过去的几十年里取得了惊人的发展。集成电路在高性能计算、通信和消费电子领域中的应用飞快发展。事实上，正是这些应用所需求的计算和信息处理能力成为电子领域快速发展的驱动力。当前的前沿技术已经为终端用户提供了一定的处理能力和便捷性，人们希望对这种超大规模集成电路系统设计具有重大影响的趋势延续下去。对高性能处理能力和带宽不断增加的需求是信息业务最重要的特征之一。另一个重要特征是信息业务更趋向个人化，这意味着信息处理设备必须更加智能化，具有便携性。因此，便携式成为系统集成的主要驱动力之一。随着各种数据处理和通信设备功能越来越复杂，将众多功能集成在一小块芯片之上的需求一直在增加。集成度是用单片新品上逻辑门的数量来衡量的。由于工艺技术和互连技术的快速进步，过去几十年来芯片的集成度一直在稳步提高。在cmos工艺日益发展的今天，采用cmos技术制造的低电压、高精度模拟电路的设计过程已经成为人们的研究热点之一。 运算放大器(operational amplifier op一amps)简称运放，作为ic芯片中应用最广泛的单元电路，其性能的改善能够使整个集成电路系统的性能上一个台阶，同时它也是许多模拟系统和数模混合信号系统中的一个组成部分。随着上世纪60年代第一块运算放大器林a709141的诞生，集成运放被广泛运用到儿乎各种电子系统之中，成为各种模拟信号处理和测试设备中的基本元件集成运放的发展大概可分为四个阶段。第一阶段基本上是按分立元件电路的设计一思想制造的，但在改善输入电阻、开环增益、失调电压及温漂等项指标方面都有所提高(如国产的fc3、5g23等);第二阶段的产品特点主要是普遍采用了有源负载，而且与第一阶段产品相比，其产品的开环增益有所提高,又由于电路比较简单、性能指标比较符合要求，这一类产品得到了广泛的应用(如fo07、bg305);第三阶段的产品主要特点是采用了超刀管作为输入级，并在版图设计中考虑热效应的影响，所以其失调电压、失调电流、开环增益、共模抑制比和温漂等方面都有所改善(如国内的fo30和国外的ad508);第四阶段产品的主要特点是电路中包含了斩波自动稳零放大电路，并开始在大规模线性集成电路中投产。前三阶段运放通称为参数补偿式运放，而第四阶段则称为斩波稳零式运放。它们的工作原理不一样，但具体使用却没有多大的区别。1.2cmos运算放大器的整体结构如图1.1所示，cmos运算放大器主要由差分跨导级、高增益级、轨对轨输出级、密勒补偿电路和偏置电路构成。差分跨导级和高增益级可以视为第一级电路，输出级视为第二级电路。一般的cmos运放都做成二级放大结构。每部分电路有其具体的电路拓扑。差分跨导级由差分电路组成。主要作用是放大差模输入信号，并将其变为单端信号传给下一级。利用它的对称性可以提高整个电路的共模抑制比，改善噪声和失调性能。高增益级这一级的主要作用是提高电压增益。轨对轨输出级主要作用是降低输出电阻，维持大的信号摆幅。偏置电路主要用于为每只晶体管建立适当的静态工作点。密勒补偿电路在运算放大器在加负反馈时，保持整个电路的工作稳定性。1.3cmos高精度运算放大器的现状高精度集成运放一般指运放输出电压信号的精准度，是以偏移电压为判定标准，ns(美国国家半导体)定义偏移电压低于1mv即属高精度运放，而ti(德州仪器)把偏移电压低于o.5mv才算是高精度运放。目前用于降低放大器低频噪声(主要是1/f噪声)和失调电压的技术主要有三种:自动调零(az)、相关双采样技术(cds)和斩波技术(chs)。尽管双极型运算放大器的技术发展的己经比较成熟，其应用也比较广泛，但随着cmos集成电路技术的不断进步，人们仍在不断探索着用cmos技术来设计高性能的线性集成电路，特别是各种高性能的专用运算放大器。从最初的pmos到后来的nmos技术，特别是cmos超大规模集成电路技术的发展，使得mos集成运算放大器的性能不断提高，应用不断扩大。在数/模混合超大规模集成电路中更是不可缺少的一个部分。首先，与双极型运放电路相比较，虽然cmos运放电路在增益、失调、速度等方面得性能略差，但是cmos运放电路能在比较宽的输入电压范围内工作，并且在输入阻抗和静态功耗等方面有着巨大的优越性;其次，cmos运放电路占用的芯片面积只是同等功能双极型运算放大器的1/3一1/5。所以，cmos模拟ic在现代线性电路中占有的比重越来越大，应用也是越来越广泛。一般运放存在着增益低、高失调电压和高失调电流等的问题，这样就不能满足工业中在信号检测、信号采集、信号测量上对微弱信号的精密模拟和准确计算的需要，于是出现了许多高精度、低失调运放电路。高精度集成运放主要是指漂移和噪声非常低、高增益和高共模抑制比的集成运放。人们有时也称它们为低漂移集成运放和低噪声集成运放。所谓低漂移，主要是指输入失调电压和失调电流随温度、时间和电源电压改变而漂移很小的集成运放。它们综合起来对集成运放构成直流输入误差信号。而低噪声集成运放主要是指噪声很低的集成运放。第2章 cmos放大器的设计基础2.1mos器件的构造和基本特性2.1.1mos管的结构和卜v特性结合所用的标准上华科技(csmc)模型参数，扼要介绍mos场效应管的结构以及i一v特性。图2.1和图2.2分别是n沟增强型mos管的剖面图及其输出特性曲线。mos管的输出特性的经典描述就是萨氏饱和方程。不考虑二级效应，nmos管导通时的萨氏饱和方程为: (21)令 图2.1 低和强反型层nmos管剖面图 图2.2 nmos管的iv特性 (22)则式(2一l)变为: (23)低压运放的设计中主要涉及的电学特性就是栅一源电压ugs，该电压决定了cmos电路能正常工作的最小电源电压值。式中吮ugs-uth为mos管的“过驱动电压”，可一记为uod，其中uth为器件的阈值电压(即开启电压);l为沟道有效长度;w/l为宽长比;kn为nmos管的导电因子。由此可见id的取值取决于工艺参数cox、器件尺寸w和l、ugs及uds。根据图2.2所示曲线，可把nmos管的工作状态划分为以下4个区域:(1) 截止区: ,;(2)线性区(可变电阻区):且, (24)而当时称mos管工作在深度线性区，式（2-4）可近似表达为： (25)式(2一5)表明uds较小时，io是uds的线性函数，即此时mos管可等效为一个电阻，其阻值为: (26)式(2-6)表明，处于深度线性区的mos管可等效为一个受过驱动电压控制的可控电阻，即当吮s一定时，沟道直流导通电阻可以近似为一个恒定的电阻。(3) 饱和区: ，,实际上，漏极电流id并不是随着uds增大而无限增大的，在时，mos管进入饱和区:此时在沟道终端产生夹断现象。式(2一l)两边求导，可求出当时，电流有最大值，其值为: (27)这就是萨斯饱和方程。饱和的mos管可以等效为连接在漏一源极之间的压控电流源，且只有一端是悬浮的，其值大小是由过驱动电压决定的，这在模拟电路设计中是非常重要的。由于mos管工作在饱和区时，其电流受过驱动电压控制，所以可以定义一个性能系数来表示电压转换电流的能力。更准确地说，由于在处理信号的过程中，要考虑电压和电流的变化，因此把这个性能系数定义为漏电流的变化量除以栅-源电压的变化量。这个系数被称为“跨导”，用gm来表示，其表达式为: (28)从某种意义上来讲，gm代表了器件的灵敏度:对于一个大的gm来讲，的一个微小的改变将会引起产生很大的变化。可以看到，饱和区的gm值等于深度线性区的倒数。gm也可以表示为: （29） gm还可以表示为: (210)跨导gm的这三个表达式在研究gm随某一参数变化(其它参数保持不变)的特性时是有用的。例如，式(2一8)表明，如果保持w/l恒定，则gm随着过驱动电压的增加而增加，而式(2一10)表明，如果不变的话，随着过驱动电压的增大而减小。因为mos器件进入线性区时，跨导将下降，所以mos器件作放大应用时，应使mos管工作在饱和区。(4)亚阈值区(弱反型区)：,其中铸为mos管的温度电压当量。当(为mos管的击穿电压)时，称为击穿区，这是需要避免的区域。亚i&j值区特性将在后面二级效应中详细说明。2.1.2mos管的二级效应(l)衬底偏置效应(体效应)在前面的分析中没有考虑衬底电位对mos管性能的影响，假设所有器件的衬底都与器件的源端相连，即;但在实际的模拟电路中，由于mos器件制作在同一衬底上，就不能把所有的mos管的源极与公共衬底相连接，即,例如，在实际电路设计中nmos管的源极电位有时候就会高于衬底电位(仍能保证源极与漏极与衬底之间保持为反偏，使器件正常工作)。 根据阈值电压的定义及mos管的工作原理可知，mos管形成沟道必须要先中和其耗尽层的电荷，当时，p型衬底与源极相连的pn+结耗尽层变厚，要想维持沟道中的载流子数量与时相同，则需增加。若在时，便出现n沟道，那么在时，就需要才能出现n沟道，即此时开启电压值随着衬底与源极之间的负偏压的数值增加而增加。这种现象称为“衬底偏置效应”，亦称为“体效应”或“背栅效应”。产生体效应并不需要改变衬底电压:源电压相当于发生改变会产生同样的现象。体效应通常是不希望的，因为闽值电压的变化经常会使模拟电路(或数字电路)设计变得复杂了。(2) 沟道长度调制效应由式(2一7)可知，当时，器件工作在饱和区，漏极电流相对恒定，为一常数。但是，随着增大，靠近漏极区的耗尽层增大，沟道有效长度缩短，而沟道区的电压降()基本不变，因而将随着的增加而增加。这种现象称为“沟道长度调制效应”。因此，考虑沟道长度调制效应后的饱和模型应变为: (211) 式中又为沟道调制系数，参数又表示给定的增量所引起的沟道长度的相对变化量。因此，对于较长的沟道，义值较小。考虑到沟道长度调制，的一些表达式需加以修正，因此，式(2一8)和(2一9)分别被修正为: (212) (213)而式(2一10)保持不变。2.1.3mos管的小信号模型利用大信号模型得到静态工作点后，可以利用小信号模型简化计算工作，如图2.3所示。小信号模型是工作点附近的大信号模型的近似，可以通过在直流偏置点栅电压产生的增量，计算由其引起的其他偏置参数的增量，以获得小信号模型。小信号模型的各项参数都依赖于大信号模型参数和直流变量。 图2.3 mos器件小信号模型在很多专著和文献中均有mos器件的小信号模型分析介绍，图2.3列出了手工设计时的简化等效电路模型。2.2mos管的噪声及其对精度的影响2.2.1mos管的热噪声和等效电路mos管的热噪声主要是由mos管的沟道造成的。工作再饱和区的长沟道mos器件的沟道热噪声可以等效为跨接在漏源两端的噪声电流源，如图2.4(a)所示。电流功率谱密度为: （214） （a）mos管热噪声模型 （b）mos等效模型 图2.4 mos管热噪声分析其中，k为波尔兹曼常量，与工艺有关的系数，约为2/3。当然由于将噪声源等效为跨接在漏-源的电流源，也可以利用mos本身的压控电流源特性将噪声化成栅上的电压源，如图2.4(b)所示，这种转化时在分析噪声传播时的有效方法。电压噪声源的功率谱密度为: （215）从上面的分析还可以得到一个重要结论，即系统的噪声功率和系统信号的输入位置是无关的。正如将漏源电流源等笑道mos管栅端一样，如果需要也可以将该噪声源等效到电源上或是系统输出端，其效果是相同的。第3章 cmos运算放大器的性能指标与基本结构3.1运算放大器运算放大器是一种具有极高增益的电压放大器。图3.1给出了运算放大器的符号。标一识为“+”和“一”符号的输入端分别代表同相和反相输入端。和标识同相端和反相端对地的电位，表示输出端对地的电位。3.1.1理想运算放大器在理想情况下，运算放大器具有无限大的差模电压增益、无限大的输入电阻和零输出电阻。图3.2给出了理想运算放大器的等效电路。图中，是差分输入电压，即为两个输入端的电压差值: (31)是运算放大器的增益，也叫做无载增益，因为当输出不加负载时有: (32)从图3一2可以看出，理想的运算放大器是一个压控电压源。 图3.1 运算放大器的符号 图3.2 理想运放的等效电路3.1.2非理性运算放大器图3.3给出了再理想运算放大器基础上构建的非理想运算放大器模型。首先加入输入电阻r:、输入电容ci和输出电阻r。，从而引入了负载效应，使得信号源的输出阻抗和负载的大小对运算放大器的性能都产生影响。其次加入了输入失调电压，级运算放大器输出为零时，同相输入端和反相输入端之间的电压差。压控电压源/cmrr用来表示运算放大器的共模抑制比(cmrr)，反映运算放大器的共模电平对输出电压的影响。运算放大器的噪声通过均方电压源和均方电流源等效，单位分别是均方伏特和均方安培，因为噪声是通过能量谱计算出来的，因此没有极性，并且假设噪声之间总是相加的。 图3.3 理想运算放大器的等效电路3.2cmos运算放大器的基本结构在理想情况下，运算放大器具有无穷大的差模电压增益、无穷大的输入电阻和零输出电阻。但是，实际运算放大器的性能只能接近于这些值。多数系统中，开环电压增益au。2000就能满足应用需要。图3.4给出单端输出和差动输出两种最简单的结构。图3.5给出相应的运算放大器的符号。 (a)单端输出 （b）差动输出 图3.4 简单的运放电路 （a）单端输出符号 （b）差动输出符号 图3.5 运算放大器的符号这两种电路的低频小信号电压增益: （33） 其中，下标n和p分别表示nmos和pmos。在亚微米器件的微安级典型电流条件下，其增益很难超过20，和理想运放的性能还有较大的差距。为了获得足够的增益，单击运算放大器经常采用以下的两种结构:套筒结构和折叠结构。3.3cmos运算放大器性能指标3.3.1开环增益运放开环电压增益是指在开环状态以及标称电源电压和额定的负载电阻下，对输入差模信号的电压放大倍数。高频时与频率有关，且运放开环增益越大，其对应的反馈系统精度越高。3.3.2开环带宽和增益带宽积 在小信号激励下，运放开环电压增益会随频率的增加而下降。直流增益下降3db(即0.707)时所对应的信号频率范围定义为运放的开环带宽，也称为-3db带宽，即运放主极点所对应的频率。而增益带宽积则是指当20降到零时对应的频率，开环电压增益随频率的变化规律如图3.9所示。 图3.9 增益频率变化曲线3.3.3相位裕度 相位裕度在电路设计中是非常重要的一个指标，主要用来衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过程。为保证系统的稳定，必须在达到之前下降至1。因此相位裕度就定义为其中是增益为1时对应的交点角频率。一般情况下，运放的相位裕度要求不低于，但此时闭环频率响应在还是有1.3倍的频率峰,一般设计时，取，可证明此时的频率峰已可忽略。3.3.4共模抑制比差动放大器的一个重要特性就是其对共模扰动影响的抑制能力。共模抑制比的定义为运算放大器差分输入增益与共模增益的比值的绝对值，即: (34)差模电压增益越大，共模电压增益越小，则共模抑制能力越强，放大电路的性能越优良，因此希望cmrr值越大越好。共模抑制比有时也用分贝(db)数来表示: (35)3.3.5电源电压抑制比因为在实际使用中的电源也含有噪声，为了有效抑制电源噪声对输出信号的印象，需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运算放大器输入到输出的增益除以电源到输出的增益定义为运算放大器的电源抑制比。现在的运算放大器逐渐出趋向于低压低功耗，对供电电源的要求也越来越高，因此这个参数也相当重要。3.3.6功耗由于越来越多运算放大电路应用于便携式设备以及电池电源供电，电路的功耗就值得关注了。特别是现广为使用的笔一记本电脑，由于发热以及工作时间等问题，对电脑性能有一定的影响，也对使用者引起一些不方便。所以减小功耗能够使得系统更加精简，也使得电源的寿命更长久，而且也能使得芯片在一个适当的温度下工作。3.4cmos高精度运算放大器的主要性能指标(l)低失调电压在理想情况下，如果把运算放大器的两个输入端都接地，相应的输出电压应为零。但事实上，由于输入级存在失配，输出电压并不为零，这种由输入级的失配引起的反应被称为随机失调。当然输出电压不为零还有可能跟第二级的输出电压没有很好的设定，从而导致出现了系统失调。计算运放的失调电压可以建立一个模型即在一个无失调电压的运放的同相输入端串联一个直流电压源。把运放的反相输入端接地，对同相输入端进行扫描，可以对系统失调加以仿真，输出为零时的输入电压即为输入失调电压。 (3)高增益和高共模抑制比通常来说，失调、噪声和增益以及共模抑制比等都相互影响、相互制约，要降低失调就要达到足够大的开环增益，相应的共模抑制比也会比较高。增大增益的方法下面几章会详细的介绍。第四章运算放大器电路的设计与分析4.1设计目标所提出的运放设计目标见表4.1。 表4.1 所设计运放的性能指标4.2运算放大器的结构选择(l)高精度运算放大器需要有较低的失调电压。综合前面的分析，需要考虑通过电路结构来降低随机失调和系统失调，首先必须采用输入失调比较低的输入结构来降低随机失调;其次为了降低系统失调，需要输出缓冲级中设置一定的电路结构。(2)为了达到高增益的目标，需要采用共源一共栅运放输入结构，为此，选用两级运放:第一级包括差分输入级和提供高增益的增益级，而第二级提供轨对轨的输出摆幅。这样的两级结构可以兼顾增益和输出摆幅的要求。一般很少使用多于两级的运放结构，因为那样很难保证系统的稳定性。(3) 在中间增益级电路设计中，电流镜负载并不采用传统的标准共源一共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源一共栅结构，提高了运放的精度及工作范围，在输出级设计时，采用了ab类推挽共源极放大器，这样能够达到较大的输出电压摆幅。 (4)为了保证运放的稳定性，并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。(5) 在运放的设计过程中，采用一定的动态失调消除技术既可以减小运放的输入失调电压，同时也可以降低mos管的闪烁噪声。4.3输入级设计4.3.1传统运算放大器的输入级设计传统的运算放大器的输入级一般都采用电流源负载的差分对，如图4.1所示，在图4.1中，假设mi饱和，山此确定共模输入电压的上限为 (41)式中为漏源饱和电压;为共模输入电压;铸h，为nmos管mi的阈值电压;起尾电源的作用，它应该偏置到饱和区。由此确定了共模输入电压的一下限值: (42)为了便于计算，暂时不考虑衬底偏置效应，又设漏一源饱和电压相等，均为o.3v，则从上面两式可以得到差分对的共模输入电压范围为: （43）如果电源电压为1.sv，那么共模输入电压范围仅为0.6v。图4.1 放大器的差分输入级 4.4低压宽摆幅共源一共栅电流镜电路为了提高电压增益，主流技术是使用共源一共栅结构的电流镜负载。一般地，mos casco de电流镜的结构如图4.8所示。由于m2、m4管的加入，这种电流镜的小信号输出电阻为: （44）一般地，粗略计算r。约为: （45） 图4.1 casco de 电流镜电路图和iv特性可见，相对于一般的电流镜负载，casco de结构的输出电阻提高了约倍。对于器件而言，如果为50，输出电阻可以提高50倍，可见casco de结构的优点。但是图4.9电路的缺点在于输出摆幅降低。由iv特性可以看出，电路的最低工作电压是，如果电压再降低，m2管将进入线性区，恒流源的输出电阻会降低，这样电路增益就会下降。即 （46）实际上，可以经过特殊的电路使输出摆幅增大，这就是下面介绍的宽摆幅共源-共栅电流镜。在低压应用中，为了提高输出摆幅，电流镜负载一般使用低压宽摆幅共源-共栅结构。如图4.9所示。宽摆幅是指电流镜的最小工作电压是两倍的过驱动电压，也称为饱和电压。很明显，因为=，由m:的i一v特性得到: (47) 图4.2 宽摆幅共源共栅电流镜因为 (48)由前面式子可得： (49) 这样就得到的栅极电压为，管处于饱和区的条就是： (410)即有： (411)这样就得到，电流镜总的输出电压为： (412)可见，该电路结构比普通的供电源一共栅结构更能获得大的输出摆幅。4.4.1中间放大级电路设计考虑进一步提高增益，增加中间级来进一步提高增益，同时，采用pmos管有利于减小噪声。如图4.10(a)所示。m16管为中间级放大管，输出缓冲级的m，7、m!8等也作为中间级放大管的负载。为了便于分析增益，得出其小信号模型女11图4.10(b)所示。由14.10(b)可得： (413)故有： （414） （a）增益级电路 （b）增益级电路小信号模型 图4.10中间放大级电路分析当远大于时有: (415)其中，为的源极向外看的输入电阻。从上式可以知道只要增加的宽长比或者增大恒流源就可以提高整个运放的增益。第5章 运算放大器的hspice仿真5.1运放开环增益特性分析将运放接成如图5.1所示的结构，就可以测量运放的开环增益曲线。为了便与分析，以下分析均参照传统运算放大器仿真曲线，得出相对结论。 图5.1开环增益测试图 运放输出端接10k和10pf电容负载在电源电压为士1.5v，共模输入电压为0.1v的条件下做交流小信号分析，可以得到小信号开环电压增益的幅频及相频特性曲线，如图5.2所示。从仿真结果可以看出，在满足单位增益带宽的同时，能很好地调节相位裕度，低频开环电压增益达 88db左右，单位增益带宽积约为2.5mhz、相位裕度约为800，都满足了设计。 图5.2 开环增益的幅频特性和相频特性5.2运算放大器的直流传输特性分析5.2.1失调电压运放的电源取士1.5v，将运放得反相端接地如图5.3所示，同时同相端加直流扫描电压，得到运放的直流传输特性仿真曲线如图5.4所示。当输出电压ljo=ov时的输入电压即为输入失调电压，从图中可知，失调电压为18.7林v，达到了高精度的要求。 图5.3 输入失调电压的测量电路 图5.4 运放失调电压测量5.2.2转换速率和建立时间图5.5是转换速率以及闭环建立测试时间的测试波形图。 图5.5 转换速率和建立时间的测量转换速率是指输出端电压变化的极限，它由所能提供的对电容充放电的最大电流决定。压摆率不受输出级限制，但由第一级的源一漏极电流决定。建立时间是运算放大器受到小信号激励时输出达到稳定值(在预定的容差范围内)所需的时间。较长的建立时间意味着模拟信号处理速率将会降低。图5.4的仿真结果如下:闭环建立时间为2.1哪，在图中波形上升或下降期间由波形的斜率可以确定转换速率。经计算上升沿的转换速率为，下降沿的转换速为:0.89v/us。由图可知相比传统运放，虽然所设计运放的稳定性还有待改善，但所设计运放的转换速率和建立时间性能有了明显的提高。第6章 结论与展望对于一个低电压、高精度cmos运算放大器进行了完整的设计，其指标已达到了设计要求，具有一定的先进性和指导意义。在设计中注意了运放在亚微米工艺下的特殊性，使其可用于目前流行的亚微米工艺技术。论文从收集资料一查阅文献设计电路一进行理论分析一hspice仿真，直至完成论文，从2009年开始已经历时一年多。论文的完成使本人对模拟集成电路设计理论和芯片的工艺规则有了一定的认识，特别是对低电压、高精度cmos运算放大器及相关模拟电路有了更深入的了解。论文比较全面地介绍了低电压、高精度cmos运算放大器方面的最新研究成果。借鉴国际上对低压、高精度运算放大器的最新研究成果，设计出了新的低电压高精度运算放大电路。从所设计的电路的仿真结果来看，这些电路的实现是可行的。论文的内容大致归纳为以下几点：1、阐述了模拟集成电路设计在电子行业一扫的重要地位，说明了本课题研究的重要意义，重点介绍了目前低压、高精度cmos运算放大器在国际上的发展。2、参考国内外技术文献，研究各种运放电路的组成结构和工作原理。在收已有的相关技术成果的基础上，提出自己的设计方案并验证了系统实施的可行性。综合考虑系统的技术指标和电路实现的复杂性，并设计出运放的结构形式。根据采取cmos工艺特点和要求，设计各部件具体的电路形式，如输入差分对、共源一共栅级、低压宽摆幅电流镜、自增益技术、斩波技术和密勒补偿电容等。特别是对于其中比较复杂的部件，如共源一共栅输入级等，根据其电路特点来设计电路模型，使其性能最优。论文设计过程中利用了自举技术、斩波技术等创新技术，使得所设计的cmos高精度运算放大器符合了高性能高创新点的要求，自增益结构和斩波技术的运用不仅增大了系统的开环增益，而且减小了系统失调，从而达到了高精度的要求。然而，正如在文献综述中已经指出的:不断的在出现对运算放大器更新、更高的性能要求。而复杂多变的工作环境、日益广阔的应用空间，都为运算放大器的发展提供了机遇和挑战。在论文工作过程中笔者觉得以下几个问题有待于进一步探讨。首先，对本次设计而言如何进一步降低运放的静态电流和工作电压以及温度范围，可以成为以后继续关注和努力的方向;再者，就是目前尚未对所设计的运放电路制作流片，所以未对芯片做出验证性的实验，这正是今后进一步研究的方向。致谢在论文即将完成之际，感激所有帮助我，关心我的老师、亲人和朋友首先，要特别感谢我的导师张加宏老师。在我学习阶段，张老师不仅在专业技能和知识上对我悉心指导，也教诲了我许多人生的哲理，使我受益匪浅。他严谨的治学态度和孜孜不倦的钻研精神将是我长