电气技术基础ⅱ复习题数字电子

电气技术基础电气技术基础复习题复习题 数字电子技术基础部分数字电子技术基础部分 第第 1 章章 数字电路基础知识数字电路基础知识 一、填空题一、填空题 1、在时间上和数值上均作连续变化的电信号称为 模拟 信号；在时间上和数值上离散的信号叫做 数字 信号。 2、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 位权 不同。十进 制计数各位的 基 是10， 位权 是10的幂。 3、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用 乘2取整 法。任 意进制数转换为十进制数时，均采用 按位权展开求和 的方法。 4、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换的 二进制 数，按 照 三位 一组转换成八进制；按 四位 一组转换成十六进制。 5、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。 在 逻辑 关系中，基本的逻辑函数是 与逻辑 、 或逻辑 和 非逻辑 。复合逻辑函数是 与非逻辑 、 或非逻辑 、 与或非逻辑 、 异或门逻辑 和 同或门逻辑 。 6、异或门的逻辑关系是：当两个输入变量 A、B 相异 时，输出为 1； 相同 时，输出为 0。输出 用 Y 表示，则异或门输出 Y。)BABABA（或 7、同或门电路的输入信号用A、B表示，输出用Y表示。当两个输入变量相同时，输出为 1 ，不同 时，输出为 0 ，它的逻辑表达式可写成YAB()。BAAB 8、一个逻辑函数除了用波形图表示外，还有四种表示方法，它们是 真值表 、 函数式 、 逻辑图 和 卡诺图 。 9、逻辑代数的基本定律有 交换 律、 结合 律、 分配 律、 自等 律、 01 律、 互补 律、 重 叠 律、 吸收 律、 还原 律和 反演 律。 10、逻辑代数的三个基本规则是 代入 规则、 反演 规则、 对偶 规则。 11、逻辑代数的反演规则是指将任意一个函数式中所有的 0、1 互换， 原函数 互换， 反函数 互 换，那么，得到的表达式就是 F 的反函数。F 12、最简与或表达式是指在表达式中 或项 最少，且 与项 也最少。 二、分析计算题二、分析计算题 用代数法化简下列逻辑函数表达式 1、BCBCABCAY 解： CABCABCCABCCA BCBBCABCBCABCABCBCABCAY )1 ( )( 2、CDACBABCY 解： 2 DCBADACABDACACB DACACBDACCBACBCDACBABCY )( )()( 3、ACBCABAY)( 解： BABACAACBAACBBA BACACBAACBACBAACBCABAY )( )()( 4、ACBACBBAY 解： BACBABACB BAACBBABAACBABACBBA CBBACACAACBACBBA ACBACBBAY )1 ( ) AC( 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 5、CBACCBAY 解： ACBACCBCCAB CCABBBACCBACBACCBAY )( )() 1( 6、1DABDABCY 解：11)(1DABDABCDABDABCY 三、简答题三、简答题 1、数字信号和模拟信号的最大区别是什么？数字电路和模拟电路中，哪一种抗干扰能力较强？ 答：数字信号是离散的，模拟信号是连续的，这是它们的最大区别。它们之中，数字电路的抗干扰 能力较强。 2、为什么在数字设备中通常采用二进制？ 答：为了简化数字设备，减小错误概率，提高工作可靠性。因为二进制数只有两个数码，故用两种 电路状态就可以表示二进制数。若采用十进制数，因十进制数有 10 个数码，必须用 10 种电路状态才能 表示，这会使数字设备结构复杂，错误概率增大，工作可靠性变差。 第第 2 章章 逻辑门电路逻辑门电路 一、填空题一、填空题 1、三极管在数字电路中是作为开关使用的，它主要工作在截止与饱和两种状态，三极管截止状态的 条件是： 三极管的发射结和集电结均处于反偏状态 。三极管饱和状态的条件是： 三极管的发射结和集 电结均处于正偏状态 。 2、TTL 与非门的电路结构由三部分组成，它们是 输入级 、 中间放大级 和 输出级 。 3 3、两个或多个 OC 门的输出端 直接相连 ，相当于将这些输出信号相与，称为 线与 。 4、只有 OC 门可以实现输出端 线与 连接。普通 TTL 门输出端不能并联，否则可能损坏器件。 5、OC 门可以实现 输出端线与连接 ；可以驱动 显示器和继电器等 ；可以实现 电平转换 。 6、CMOS 反相器是由 NMOS 管和 PMOS 管组成的 互补 电路。 7、三态门又称 TSL 门，其输出有 高电平态 、 低电平态 和 高阻态 三种状态。 8、TTL 门电路的关门电阻 ROFF 0.9k ，开门电阻 RON 2.5k 。当接在 TTL 门电路输入端电 阻 RiRON时，其逻辑状态相当于 1 ；当 RiROFF时，其逻辑状态相当于 0 ，如果 ROFFRiRON ， 则 TTL 门电路将处于不正常状态，既不是 1 也不是 0 ，这种情况是不允许的。 9、MOS 门电路的输入阻抗极高，静态情况下栅极一般不会有电流，当 MOS 门电路输入端通过电阻 （不论电阻阻值为多少）接到 VDD时，其逻辑状态相当于 1 ；当 MOS 门电路输入端通过电阻（不论电 阻阻值为多少）接到地时，其逻辑状态相当于 0 ；当 MOS 门电路输入端通过电阻（不论电阻阻值为多 少）接到某逻辑电平点 A 时，其逻辑状态相当于 A 点的逻辑电平 。 10、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。 11、数字集成门电路按 开关 元件的不同可分为TTL和CMOS两大类。其中TTL集成电路是 双极 型， CMOS集成电路是 单极 型。集成电路芯片中74LS系列芯片属于 双极 型集成电路，CC40系列芯片属于 单极 型集成电路。 12、功能为“有0出1、全1出0”的门电路是 或非 门；具有“ 有1出1，全0出0 ”功能的门电路是或 门；实际中集成的 与非 门应用的最为普遍。 13、TTL门输入端口为 “与” 逻辑关系时，多余的输入端可 悬空 处理；TTL门输入端口为 “或” 逻辑关系时，多余的输入端应接 低 电平；CMOS门输入端口为“与”逻辑关系时，多余的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的输入端不允许 悬空 。 二、分析计算题二、分析计算题 1、在图 21（a）（c）中，若均为 CMOS 门电路试写出各个输出信号的逻辑表达式。 图 21 解：ABABYBAYBABAY00 321 2、在图 21（a）（c）中，若均为 TTL 门电路试写出各个输出信号的逻辑表达式。 解：对于（a） ，Ri10kRON，输入端相当于接“1” ，01 1 BAY 对于（b） ，Ri10kRON，输入端相当于接“1” ，AAY1 2 4 对于（c） ，Ri100ROFF，输入端相当于接“0” ，ABABY0 3 三、简答题三、简答题 1、简述 TTL 集成逻辑门的使用要点。 答： 电源电压用 + 5 V，74 系列应满足 5 V5% 。 输出端的连接：普通 TTL 门输出端不允许直接并联使用；三态输出门的输出端可并联使用，但同 一时刻只能有一个门工作，其他门输出处于高阻状态；集电极开路门输出端可并联使用，但公共输出端 和电源 VCC之间应接负载电阻 RL；输出端不允许直接接电源 VCC或直接接地；输出电流应小于产品手册 上规定的最大值。 2、简述集成门电路多余输入端的处理。 答：集成门电路多余输入端在实际使用时一般不悬空，主要是防止干扰信号串入，造成逻辑错误。 对于 MOS 门电路输入端是绝对不能悬空的。这是因为 MOS 管的输入阻抗很高，在外界静电干扰时，会 在悬空的输入端积累高电压，造成栅极击穿。 多余输入端的处理如下： 对于与门、与非门，多余输入端应接高电平，可以直接接电源的正端，或通过一个数千欧的电阻 接电源的正端；在前级驱动能力允许时，可以与有用输入端并联；TTL 电路输入端悬空时相当于输入高 电平，对于 TTL 门电路，在外界干扰很小时，与门、与非门的多余输入端可悬空，但使用中多余输入端 一般不悬空，以防止干扰。 对于或门、或非门，多余输入端应接低电平，可以直接接地，也可以与有用输入端并联。 对于与或非门中不使用的与门至少有一个输入端接地。 第第 3 章章 组合逻辑电路组合逻辑电路 一、填空题一、填空题 1、 用 n 位二进制代码对 N2n个信号进行编码的电路 叫做二进制编码器。 2、二十进制编码器是指 将 09 十个数字编成二进制代码的电路 。 3、优先编码器就是允许两个或两个以上信号同时要求编码的编码器。优先编码器只对 优先级别最 高的输入信号编码 ，故逻辑功能不会混乱。 4、译码是编码的逆过程，它是 将输入的代码译成对应的输出高、低电平信号 。能实现译码功能的 数字电路称为译码器。74LS138 是一种典型的 3 线8 线 集成二进制译码器。74LS42 是集成 二十进 制译码器 。 5、数据选择器是 从多路数据输入中选择与地址信号对应的一路传送到输出端 。74LS151 是一种典 型的 8 选 1 的集成数据选择器。 6、数据分配器是 将一路输入数据分配到地址信号对应的多路输出的某一个输出端 。 7、全加器是指能实现两个加数和 低位来的进位信号 三数相加的算术运算逻辑电路。 8、比较两个多位二进制数大小是否相等的逻辑电路，称为 数值比较器 。 二、分析设计题二、分析设计题 1、组合电路如图 31 所示，分析该电路的逻辑功能。 礱 5 图 31 解： 由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量 P ABCP CPBPAPL ABCCABCBABCA 化简与变换。因为下一步要列真值表，所以要通过化简与变 换，使表达式有利于列真值表，一般应变换成与或式或最小项表 达式。 CBAABCCBAABCCBAABCL)( 由表达式列出真值表，见表 31。经过化简与变换的表达式 为两个最小项之和的非，所以很容易列出真值表。 分析逻辑功能 由真值表可知，当 A、B、C 三个变量不一致时，电路输出为“1” ，所以这个电路称为“不一致电路” 。 2、设计一个电路，用以判别一位 8421 码是否大于 5。大于 5 时，电路输出 1，否则输出 0。用与非门 实现。 解 第一步：根据题意列真值表 假设输入的 8421 码用四个变量 A、B、C、D 表示，输出用 Y 表示，可得到表 32 所示的真值表。 当输入 A、B、C、D 代表的 8421 码的值在 05 之间，输出 Y 为 0；输入的值为 69 时，Y 为 1。 因为输入 A、B、C、D 表示 8421 码，所以 A、B、C、D 的取值在 10101111 是不可能出现的，这在逻 辑设计中称作“约束条件” 。既然这些输入组合不会出现，也就不必关心其对应的输出值是 0 还是 1，在 真值表或卡诺图中称作“任意项”或“无关项” ，用 d 或表示。在逻辑设计中还有一种情况：某些输入 组合可以出现，然而输出是任意的，可以为 0 也可以为 1，显然，也可以作为任意项处理。 表 32 真值表 表 31 真值表 A B CL 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 A B C DY 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 1 d d d d B L C 0 0 1 11 1 0 6 第二步：求最简的与或表达式 由表 32 所示的真值表可得如图 32 所示的含有无关项的卡诺图。 图 32 卡诺图 图 33 逻辑电路 无关项的取值是任意的，我们可以充分利用它这一特点，使化简得函数达到最简。用与非门实现， 所有无关项取 1 对化简最有利。 Y=A+BC 第三步：根据选择的器件类型，求出相应的表达式。 BCABCABCAY 第四步：画逻辑电路图，如图 33。 3、电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编 码依次为 00、01、10。试设计电话编码控制电路。 解：、根据题意知，同一时间电话室只能处理一部电话，假如用 A、B、C 分别代表火警、急救、 工作三种电话，设电话铃响用 1 表示，铃没响用 0 表示。当优先级别高的信号有效时，低级别的则不起 作用，这时用表示；用 Y1,Y2表示输出编码。 、列真值表,真值表如下表所示。 A B CY1 Y2 1 0 0 1 1 1 0 1 1 1 1 d d & & 1 1 A B Y1 C Y2 7 0 1 0 0 1 0 1 1 0 图 34 、写逻辑表达式。 、画优先编码器逻辑图，如图 34 所示。 4、用译码器实现逻辑函数 ABCCBACBACBAF 解 、全译码器的输出为输入变量相应最小项之非，故先将逻辑函数式 F 写成最小项之反的形式。 由德摩根定理得 ABCCBACBACBAABCCBACBACBAF 、F 有 3 个变量，因而选用三变量译码器。 、将变量 A、B、C 分别接三变量译码器的 A2、A1、A0端，则上式变为： 7210012012012012 YYYYAAAAAAAAAAAAF 、图 35 是用三变量译码器 74LS138 实现上述函数的逻辑图。 图 35 逻辑图 三、简答题三、简答题 1、什么是逻辑门？什么是组合逻辑电路？组合逻辑电路的特点？ 答：数字电路中的门电路，其输入和输出之间的关系属于逻辑关系，因此常称为逻辑门。若逻辑电路 在任何时刻的输出状态仅取决于当时的输入信号有关，而与电路原来的状态无关，这样的逻辑电路称为 组合逻辑电路。其中输出仅取决于输入的现态就是组合逻辑电路的显著特点。 2、TTL门电路中，哪个有效地解决了“线与”问题？哪个可以实现“总线”结构？ 答：TTL门电路中，OC门有效地解决了“线与”问题，三态门可以实现“总线”结构。 3、组合逻辑电路的基本单元又是什么？ 答：组合逻辑电路的基本单元是门电路。 第第 4 章章 触发器触发器 一、填空题一、填空题 1、两个与非门构成的基本 RS 触发器的功能有 清零 、 置 1 和 保持 。该电路中不允许两个输入 端同时为 为低电平 ，否则将出现逻辑混乱。 CBAY 1 BAY 2 8 2、通常把同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为 空翻 ，有这种现象的触发器是 钟控 RS 触发器、 钟控 D 触发器，此类触发器的工作属于 电平 触发方式。 3、为有效地抑制“空翻” ，人们研制出了 边沿 触发方式的 主从型 JK 触发器和 维持阻塞 D 触 发器。 4、JK 触发器具有 置 0 、 置 1 、 保持 和 翻转 四种功能。欲使 JK 触发器实现的功能， nn QQ 1 则输入端 J 应接 1 ，K 应接 1 。 5、D 触发器的输入端子有 1 个，具有 置 0 和 置 1 的功能。 6、触发器的逻辑功能通常可用 功能真值表 、 逻辑函数式 、 状态转换图 和 时序波形图 等多种 方法进行描述。 7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。 8、把 JK 触发器 的两个输入端连在一起 就构成了 T 触发器，T 触发器具有的逻辑功能是 保持 和 翻转 。 9、让 T 触发器恒输入“1”就构成了 T触发器，这种触发器仅具有 翻转 功能。 10、触发器有两个互非的输出端 Q 和，通常规定 Q=1，=0 时为触发器的 “1” 状态；Q=0，QQ =1 时为触发器的 “0” 状态。Q 二、分析题二、分析题 1、由与非门构成的基本触发器的波形如图 41 所示，设初始态=0，试画出的波形。 DD RS 、 、QQQ、 、 解：波形如图所示。 图 41 2、JK 触发器及 CP、A、B、C 的波形如图 42 所示，设初始态 Q=0，试画出 Q 的波形。 解：波形如图所示。 图 42 3、触发器电路及相关波形如图 43 所示，对应给定波形画出 Q 端波形（设初始态 Q=0） 。 CP12 345 A B C Q 9 解：Q 端波形如图所示。 图 43 4、图 44 所示 D 触发器电路，设初始态 Q=0，输入时针波形 CP 和 A 波形如图 44 所示，试画出 Q 的波形。 解：Q 端波形如图所示。 图 44 三、简答题三、简答题 1、什么是“空翻”现象？抑制“空翻”可采取什么措施？ 答：所谓“空翻” ，是指触发器在一个 CP 脉冲为 1 期间输出状态发生多次变化的现象。抑制“空翻” 的最有效方法就是选用边沿触发方式的触发器。 2、触发器有哪几种常见的电路结构形式？它们各有什么样的动作特点？ 答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本 RS 触发器、由基本 RS 触发 器和引导门构成的钟控 RS 触发器、主从型 JK 触发器以及维护阻塞 D 触发器等。基本 RS 触发器的输出 随着输入的变化而变化，电平触发；钟控 RS 触发器是在 CP=1 期间输出随输入的变化而变化；主从型 JK 触发器在时钟脉冲下降沿到来时触发；维持阻塞 D 触发器是在时钟脉冲上升沿到来时刻触发。 3、试分别写出钟控 RS 触发器、JK 触发器和 D 触发器的特征方程。 答：钟控 RS 触发器的特征方程：，SR=0（约束条件） ；）（1P 1 CQRSQ nn JK 触发器的特征方程：； D 触发器的特征方程：Q n +1= D n。 nnn QKQJQ 1 4、简述触发器的逻辑符号中 CP 输入端的“”和“o” 。 答：触发器逻辑符号中 CP 输入端若加入“” ，表示边沿触发；不加“” ，表示电平触发。CP 输 入端加了“”且加“o”,表示 CP 下降沿触发；不加“o”,表示 CP 上升沿触发。CP 输入端不加 “”但加“o”,表示低电平触发；不加“o”,表示高电平触发。 第第 5 章章 时序逻辑电路时序逻辑电路 一、填空题一、填空题 1、时序逻辑电路的特点是：输出不仅取决于当时 输入 的状态还与电路 原来 的状态有关。 2、构成一个六进制计数器最少要采用 三位 触发器，这时构成的电路有 2 个无效状态。 3、移位寄存器可分为 右移 移位寄存器、 左移 移位寄存器和 双向 移位寄存器。 4、时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 10 步时序逻辑电路两大类。在 异 步时序逻辑电路中，各位触发器无统一的 时钟脉冲控制 信号，输出状 态的变化通常不是 同一时刻 发生的。 5、当时序逻辑电路的触发器位数为 n，电路状态按 二进制 数的自然态序循环，经历的独立状态为 2n个，这时，我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外，按计 数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。 6、在 十进制 计数器中，要表示一位十进制数时，至少要用 四 位触发器才能实现。十进制计数电 路中最常采用的是 8421 BCD 代码来表示一位十进制数。 二、分析题二、分析题 1、利用 74LS90（图 51 所示）置 0 功能构成 8 进制计数器。 解：N=8=1000B，所构成的 8 进制计数器如图 51 所示。 图 51 2、用二进制计数器 CT74LS161 的置 0 功能构成十三进制计数器。 解：SN=13=1101B，所构成的 13 进制计数器如图 52 所示。 图 52 图 53 3、用二进制计数器 CT74LS161 的同步置数功能构成十三进制计数器。 解：SN1= S13112=1100B，所构成的 13 进制计数器如图 53 所示。 4、用二进制计数器 CT74LS161 组成起始状态为 0100 的十一进制计数器。 解：由于起始状态不为 0，所以只能利用同步置数端 LD，采用反馈预置法组成十一进制计数器。其 状态是从 0100 起计 11 个态，再返回至 0100，如表 51 所示，其逻辑电路如图 54 所示。 表 51 计数器状态计数 顺序QD QC QB QA 0 1 2 3 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 CT74LS161 CR LD D0 D1 D2 D3 CO & Q0 Q1 Q2 Q3 CTT CTP CP CP 1 1 Q0 Q1 Q2 Q3 CT74LS161 CR LD D0 D1 D2 D3 CO & Q0 Q1 Q2 Q3 CTT CTP CP CP 1 1 Q0 Q1 Q2 Q3 CT74LS161 CR LD D0 D1 D2 D3 CO & Q0 Q1 Q2 Q3 CTT CTP CP CP 1 1 Q0 Q1 Q2 Q3 1000 11 图 54 三、简答题三、简答题 1、什么是时序逻辑电路？ 答：若逻辑电路在任何时刻的输出状态不仅和当时的输入信号有关，而且还取决于电路原来的状态， 这样的逻辑电路称为时序逻辑电路。 2、时序逻辑电路的基本单元是什么？ 答：时序逻辑电路的基本单元是触发器。 3、说明同步时序逻辑电路和异步时序逻辑电路有何不同？ 答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器 的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。 第第 6 章章 脉冲信号的产生与整形电路脉冲信号的