本科毕业论文(设计)_卡诺图应用研究.doc

商丘师范学院学士学位论文（设计）本科毕业论文（设计） 卡诺图应用研究 1目 录摘要与关键词 0. 引 言 11. 逻辑函数卡诺图12. 运用卡诺图化简逻辑函数12.1 用卡诺图表示逻辑函数 12.2 利用卡诺图合并最小项 22.3 利用卡诺图化简逻辑函数 32.4 具有约束项的逻辑函数的化简 4 2.5 利用卡诺图求反函数 53. 卡诺图的基本运算53.1卡诺图相加 53.2卡诺图相乘 54. 逻辑函数的级门实现6 4.1逻辑函数的两级门的实现 64.2逻辑函数的三级门实现 7 4.2.1阻塞逻辑74.2.2用阻塞法设计三级与非电路75逻辑电路中竞争冒险的检查与消除 85.1逻辑冒险的检查85.2逻辑冒险的消除86. 时序数字电路中触发器特征方程的求法 96.1利用卡诺图求主从jk触发特征方程 96.2利用卡诺图求主从rs触发特征方程 97. 结语10参考文献 10卡诺图应用研究摘要在对卡诺图的应用上，由于很多课本都很零散地作了分析，而且是本着用到提到，不用不提的思想。为此，本文针对卡诺图应用研究作出了较为系统的总结。采取由易到难，由一方面到多方面的应用分析。通过系统总结，可以让读者更为直观，全面的认识卡诺图，了解卡诺图，应用卡诺图。关键词卡诺图；逻辑函数；最小项the application of karnaugh mapabstractas many textbooks refer karnaugh maps only when using them and only make sporadical analysis of their application, this paper makes a more systematic summary for karnaugh map application. this paper analyze the applications from easy to hard, from one aspect to many. through systematic summarizing, it helps readers to understand and use karnaugh maps more intuitively and roundly.keywordskarnaugh map；logic function；minimumiv0 引言随着数字技术的快速发展，现代电子设备已经从模拟化向数字化转变。目前，大多数电路只在信号采集、微弱信号放大、高频大功率输入等局部采用模拟电路，其余部分广泛采用数字技术及数字处理电路1。因此，对数字电路的分析与研究成为电子工程技术人员必须掌握的知识。在数字电子技术中数字逻辑电路的设计是非常重要的，而卡诺图在逻辑电路设计中又起到非常重要的作用，所以本文对卡诺图的应用作出进一步的分析与讨论。1 逻辑函数卡诺图运用代数法化简逻辑函数时，必须熟练掌握逻辑代数的基本公式并具备一定的技巧。当输入变量数小于5时，采用卡诺图来化简逻辑函数是比较实用方便的。卡诺图就是将n变量的全部最小项放在各方格中，并按循环码顺序排列，使几何相邻的小方格具有逻辑相邻性。n变量卡诺图具成2n个方格，每个方格对应放置一个最小项。循环码顺序使得是指相邻的两个最小项编码之间只有一位不同的编码10。图1-1给出了24变量的卡诺图。 （a）2变量 （b）3变量 （c）4变量图1-1 24变量卡诺图2 运用卡诺图化简逻辑函数2.1 用卡诺图表示逻辑函数由于任何一个逻辑函数均可以表示成若干个最小项之和形式，所以同样可以用卡诺图表示逻辑函数2。下面举例说明得到逻辑函数卡诺图的几种方法。(1) 把逻辑函数变换成最小项表达式例2.1：画出逻辑函数的卡诺图。 首先将所给的逻辑函数变换成它的最小项表达式。根据卡诺图的构成方法,很容易得到该函数的卡诺图,如图2-1所示。(2) 把逻辑函数转换为真值表例2.2：画出逻辑函数的卡诺图。首先列出所给函数的真值表，如表2-1所示。表2-1 例2.2逻辑函数真指表abcy00000011010001101001101111001111然后根据卡诺图的构成原则，便得到该函数的卡诺图，如图2-2所示。图2-1 例2.1逻辑函数卡诺图 图2-2 例2.2逻辑函数卡诺图 (3) 由逻辑函数的与-或式直接画卡诺图例2.3：画逻辑函数的卡诺图。首先画出4变量卡诺图，然后将所给函数的各乘积项直接填入卡诺图中。具体方法是，函数中乘积项就是一个最小项，在图2-3 m2方格内填入“1”。乘积项，不是最小项，它缺两个变量b和c，因此它包含4个最小项，故可在卡诺图中找出变量ad取值为00的4个方格，并在这4个方格填入“1”。同理，乘积项也可以找到相应的最小项方格，如图2-3所示。由上可知，乘积项直接填卡诺图的原则是：n变量逻辑函数，每个最小项应包括n个变量，若乘积项中缺少i个变量（i=1,2,3,）,则此乘积项应包括2i个最小项，卡诺图中应有相应的2i个方格填入“1” 3。2.2 利用卡诺图合并最小项由于只有一个变量取值不同的最小项合并成一项就可消去一个变量。表现在卡诺图上，就是相邻1方格的合并问题。把2n个逻辑相邻1方格圈起来，就可消去那个n个取值发生变化的变量。图2-3 例2.3逻辑函数卡诺图 图2-4 可合并1方格的3变量卡诺图如图2-4可以看出，任意两个相邻小方格之间具有逻辑相邻性，而且行（或列）的首尾（两端）的方格也具有逻辑相邻性。例如：在图2-4（a）中，把带1的相邻方格3和7圈起来，相当于合并最小项m3和m7，消去取值不同的变量a，保留取值相同的变量bc。在图2-4（b）中，把为1的小方格4和6圈起来，合并这两个最小项，消去取值不同的变量b，保留取值相同的变量ac，由于a的取值是1，c的取值是0，故图2-4（b）所示的结果为。4个相邻小方格的合并。在卡诺图中，把最小项为1的4个相邻小方格圈起来，可以合并成一项，并消去取值不同的两个变量。对于图2-5（a）,把4个为1的几何相邻小方格圈起来，组成一个正方形，在这个圈1的正方形中，列对应的变量ab，a的取值相同，b的取值不同，而行所对应的变量cd，c的取值相同，d的取值不同，舍去取值不同的两个变量bd，结果为取值相同的两个变量ac。故图2-5（a）的结果为。在图2-5（b）中，把4个为1的几何相邻的小方格圈起来组成一个长方形，从图上可以看出，列所对应的变量ab的取值不同，而行中对应的变量取值相同，舍去ab，保留cd。由于c的取值为0，d的取值为1，故图2-5（b）的结果为。在图2-5（c）和（d）中，其相邻项如图所示，其结果分别为，4。 图2-5 可合并1方格的4变量卡诺图2.3 利用卡诺图化简逻辑函数运用卡诺图化简逻辑函数时应遵循如下步骤：（1）将逻辑函数化为最小项形式；（2）做出该逻辑函数的卡诺图；（3）合并若干最小项；（4）得到化简后的逻辑式。例2.4：试用卡诺图化简法求逻辑函数 y=（a，b，c，d）=（0，2，5，8，10，13）的最简与或表达式。解：画出4变量的卡诺图。如图2-6所示。根据给定的函数式，在卡诺图中所对应的小方格处填1。在卡诺图上分别圈出m0,m2,m5,m8,m10,m13。最后得出合并后的最简与或表达式。例2.5：用卡诺图化简法求的最简与-或表达式。解：首先画出4变量的卡诺图，如图2-7所示。根据给定的函数表达式，在图中相应的小方格内填1。在卡诺图中找出代表和的小方格内填1。这里和尽管不是最小项的形式，但可直接在卡诺图中找出相应为1的小方格。如图2-7所示。合并最小项。根据合并最小项的规律和圈1的原则，如图2-7所示，很容易得到合并后的最简与-或表达式。注意事项：（1）圈画的越大越好，但一定要包含2n个相邻小方格； （2）不要漏掉任何一个小方格，可以画孤立的小方格，被圈过的还可以重复再圈5。图2-6 例2.4逻辑函数卡诺图 图2-7 例2.5逻辑函数卡诺图2.4 具有约束项的逻辑函数的化简在设计逻辑电路的过程中，会遇到某些最小项的取值是可以任意的，或者说某些最小项在电路的运行过程中根本不会出现，称这些最小项为约束项或无关项。注意：在运用卡诺图化简包含无关项的逻辑函数时，如果该方格表示的最小项是约束项，可在该方格内填入“”，表示取1或0均可。具体取值可根据化简需要而定6。例2.6：化简函数y=（a，b，c，d）=（3，7，8），且约束关项为d（1，2，6，9，10，12）上式中对应于最小项m3,m7,m8,具有y=1，而对应于约束项m1,m2,m6,m9,m10,m12,其函数值不定，不利用约束项化简，如图2-8（a）所示，可得。（a） （b）图2-8 例2.6逻辑函数卡诺图若利用约束项化简，根据约束项的性质和化简的需要，把无关项m2,m6和m12都取1，把约束项m1,m9和m10都取0。如图2-8（b）所示。可得。由此可见，在卡诺图化简逻辑函数过程中，合理利用约束项可使逻辑函数的进一步化简。2.5利用卡诺图求反函数一般情况下，运用卡诺图求反函数应该遵循的原则是：将原函数卡诺图中每格取反后填入新图，即1变0，0变1。如果有约束则不变7。例2.7：已知，求。解：首先画出已知函数的卡诺图，如图2-10（a）所示。（a） （b）图2-10 例2.7逻辑函数卡诺图由图2-10（b）直接可得出其反函数。3 卡诺图的基本运算3.1卡诺图相加两卡诺图相加，表示它们代表的两个函数相加，如图3-1所示。y1 y2 y图3-1 卡诺图相加证明：由此可见，卡诺图相加的规律是： 变量相同的两个卡诺图相加，凡两图相同位置的“1”格，在和的图中只保留一个“1”，凡两个图不同位置的“1”格，均需表示在和的图中。3.2 卡诺图相乘两卡诺图相乘，表示它们代表的两个函数相乘，如图3-2所示。y1 y2 y图3-2 卡诺图相乘证明：y1=m0+m3+m5+m6 y2=m0+m1+m3+m4+m6+m7 y=y1y2=(m0+m3+m5+m6)( m0+m1+m3+m4+m6+m7) =m0m0+m3m3+m6m6 =m0+m3+m6因为mimj=0(ij)，根据最小项性质。由此可见两卡诺图相乘的规律是：变量相同的两卡诺图相乘，只有两图中位置相同的“1”格才被保留在积的卡诺图中8。4 逻辑函数的级门实现4.1 逻辑函数的两级门的实现在允许双轨输入时，可采用两级门电路的实现，将函数的最简与-或式两次取非，根据反演定律，即可得到两级与非表达式9。如：然后画出相应的逻辑图，如图4-1所示。图4-1 逻辑图1如：用两级与非门实现下面函数y=（a，b，c，d）=（0，1，4，5，6，7，8，9，14，15）解：首先作出该函数的卡诺图，如图4-2（a）所示。由卡诺图得将上式取反，根据反演定律得得出逻辑图如图4-2（b）所示。（a） （b）图4-2 逻辑图24.2 逻辑函数的三级门实现在单轨输入，即输入信号源不提供反变量时，只能由电路本身提供所需的反变量。最常用的方法是对每一个输入原变量增加一个非门，产生所需的反变量，因此在两级门的基础上构成了三级门电路。如图4-3所示。图4-3 逻辑图3有几个输入变量就需要几个非门。很显然不但增加了电路的复杂性，而且还增加了开销。下面将介绍一种节省元器件的方法，即阻塞法2。4.2.1 阻塞逻辑卡诺图包含111和000两个特殊的方格。即全1格和全0格。又称1重心和0重心。如图4-4所示。在化简函数为最简与-或式时，卡诺图中所有的圈包含下面四种情况。（1）两个重心都包含的圈只有一个，即恒为1；（2）两个重心都不包含的圈，其标注既有原变量又有反变量；（3）包含1重心的圈需用原变量标注；（4）包含0重心的圈需用反变量标注。所以，可以根据设计的需要进行画出相应的包围圈。如三级门设计中，输入全为原变量，就需要用绕1重心取圈。当然在画圈时，0方格也有被圈入的可能。所以就要想法删掉圈入的0方格，用被删掉的最小项的非乘之来删掉，即阻塞逻辑。过程如图4-4所示。图4-4 阻塞逻辑卡诺图4.2.2 用阻塞法设计三级与非电路假设输入没有反变量，用三级与非门实现函数。y=（a，b，c，d）=（1，2，3，4，6，9，12，14，15）做函数的卡诺图，如图4-5所示。由于都是原变量，要围绕1重心来圈。圈最小项，m1,m3,和m9时需将8个方格圈在一起，构成积项d，同时也多圈了4个0方格，所以应加以阻塞。由图4-5所示，显然需要两个阻塞圈，即虚线所示，即和，为了使阻塞圈也包含1重心，则不得不将m15阻塞掉。考虑到与其它积项公用，阻塞因子选择了四个方格，得出合并积项。圈最小项m2和m6时。也需围绕1重心画8个方格得积项c。同时删掉3个0方格，即如图示阻塞圈和。圈m4，m12和m14时，围绕1重心8个方格得积项b。阻塞掉3个方格后，得合并积项。圈m14和m15后，得积项abc。最后得函数的表达式为：根据表达式得出逻辑图。图4-5 阻塞法实现逻辑函数5 逻辑电路中竞争冒险的检查与消除5.1逻辑冒险的检查运用卡诺图法检查逻辑竞争冒险的方法是：首先在卡诺图上标示出该函数的所有与项合并圈，如果在卡诺图上存在两合并圈相切（两合并圈相邻但不相交），说明该电路可能产生冒险。图5-1（a）所对应的逻辑电路图5-1（b）所示，就有可能产生冒险9。 （a） （b）图5-1 具有竞争冒险逻辑图5.2 逻辑冒险的消除一般情况下，采用增加冗余项的方法来消除逻辑冒险。在函数的卡诺图上增加一个合并圈。即在卡诺图上将相切的合并圈内两相邻最小项圈起来，如图5-2（a）所示。这样就增加了冗余项bc，相应的逻辑表达式变为，其逻辑图如图5-2（b）所示。很显然，增加冗余项后，并不改变原有的逻辑关系。当b=c=1时，输出y始终为1，不再产生冒险。（a） （b）图5-2 消除竞争冒险逻辑图6 时序数字电路中触发器特征方程的求法6.1 利用卡诺图求主从jk触发器特征方程主从jk触发器逻辑功功能表如表6-1所示。表6-1 主从jk触发器特性表jk00000011010001101001101111011110由表所示的逻辑功能得到触发器次态卡诺图，如图6-1所示。图6-1 主从jk触发器次态卡诺图 图6-2 主从rs触发器次态卡诺图由此可得到主从jk触发器的特征方程：116.2 利用卡诺图求主从rs触发器特征方程将表6-2所示的逻辑功能填入触发器次态卡诺图，如图6-2所示。表6-2 主从rs触发器特性表sr000000110100011