【毕业学位论文】集成电路高可靠陶瓷球栅阵列封装技术研究

哈尔滨工业大学工程硕士学位论文 摘 要 最近几年来，随着国内集成电路设计能力的提升，国内集成电路制造工艺水平逐渐与国际接轨，越来越多大规模和超大规模的集成电路实现已经实现了本土国产化，尤其近几年出现的如 高端集成电路，相应的对于这些集成电路的封装新工艺提出了更高的要求，本课题针对高端器件用的 装工艺进行研究，并在实 际产品中予以实现。 本论文通过介绍目前集成电路封装技术发展的历史和趋势，分析对比国内外封装技术的差异，强调高可靠性封装技术对集成电路产业发展的促进作用。 通过总结封装的分类，介绍封装设计原则以及结构设计工具，对封装结构设计进行了实践验证；另外针对陶瓷外壳的制作工艺、设计规则、封装工艺流程的介绍，建立了封装工艺设计规则库；针对高可靠性封装的特点对封装进行了相应的可靠性分析。 最后针对目前高端 装的特点进行工艺研究 ，主要从材料、治具和工艺方面进行了研究和验证，如外壳材料的优选、焊膏和焊球的优选、植球夹具的设计和优化、回流焊曲线的优化，最后总结出工艺 优化后的参数范围。 关键词 ：陶瓷封装、陶瓷球栅阵列封装(封装工艺、植球工艺，焊膏 - I n of a of C is to in Cs is GA of C of C to of C of of of we do on of of C In we on of of on we 尔滨工业大学工程硕士学位论文 - 目 录 摘 要 . I . 1 章 绪 论 .题背景及研究的目的和意义 .成电路封装技术的发展趋势分析 . 微电子封装的发展历程 . 封装技术的发展方向 . 国内集成电路封装技术 .文的主要研究内容 . 2 章 高可靠陶瓷封装结构设计研究 .言 .大规模集成电路封装设 计技术研究内容 .装结构设计 . 封装的分类 . 封装结构设计原则 . 结构设计工具 . 针对壳的结构设计 .章小结 . 3 章封装工艺设计研究 .瓷外壳的制作工艺 .瓷外壳的设计规则 .瓷外壳封装工艺流程 .装工艺设计规则的建立 .靠性分析 .章小结 . 4 章 高可靠的 .言 . . 外壳的优选 .尔滨工业大学工程硕士学位论文 - 球与焊膏材料优选 . 植球夹具的设计和优化 . 丝网印刷焊膏技术研究 . 回流焊技术研究 . 焊球共面性技术研究 .可靠性 壳植球结果 .章小结 . 论 .考文献 .尔滨工业大学硕士学位论文原创性声明 . 错误！未定义书签。 致 谢 .人简历 .尔滨工业大学工程硕士学位论文 - 1 章 绪 论 题背景及研究的目的和意义 “信号处理器件用高可靠陶瓷封装技术研究” 课题为国家“十一五”期间“核心电子器件、高端通用芯片及基础软件产 品”重大专项课题，本论文以该课题为依托针对高密度、高可靠军用 陶瓷封装技术进行了研究。 课题的研究目标是针对信号处理器件高密度、 高可靠、 多引脚的封装特点，对关键封装技术进行攻关，提高封装设计、工艺研发与生产能力，构建军用信号处理器件高可靠陶瓷封装技术支撑平台，满足 1000信号处理器件封装需求，实现以 列产品为代表的 封装工艺，质量满足宇航用产品的需求1。 1满足型号任务发展的需要 当前我国航天重大工程和新一代武器装备使用的超大规模集成电路的集成度越来越高、 I/O 引脚数越来越多，工作频率越来越高，对高密度、大腔体、高可靠的陶瓷封装技术提出了迫切的需求。以“核高基”重大专项中 发为例，国外产品规模已经达到 1000 万逻辑门以上2，国内正在专项支持下进行百万门级抗辐照加固 研制，并将实现 600 万门级军用 研制，100 万门 封装引脚数可达 560片面积超过 200用陶瓷柱栅阵列封装（ 式，而 600 万门 引脚数可达1144装形式为 内军用 频率也已经达到 1上，封装引脚数超过 500 个，其封装形式为陶瓷球栅阵列封装（；此外，军用 列产品也面临同样的问题。目前国内 这些超大规模集成电路封装能力还比较薄弱，严重影响着 这些军用集成电路产品的生产。 2军用信号处理器件封装新技术发展的需要 随着集成电路产业的发展，国内军用集 成电路产业取得了长足的进步，芯片的设计技术及制造技术已经达到了较高水平， 与之相适应的封装技术和封装形式也有了较大发展，封装新技术不断被采用，推动超大规模集成电路不断向高密度、高可靠、小型化方向发展。在国外军用集成电路封装产业中，倒扣焊哈尔滨工业大学工程硕士学位论文 - 2 -（ 艺及 装技术已经得到了应用，而国内采用 艺、 装技术的军用集成电路还不成熟 。军用信号处理器件由于多引脚（达 1000） 、高可靠封装特点，开展 艺及 。 3军用信号处理器件产业链协同发展的需要 军用集成电路产业链主要包括芯片设计、制造、封装、测试、可靠性评估试验五个环节，封装是集成电路生产环节中重要一环，目前国内军用超大规模集成电路封装能力普遍落后于集成电路设计及制造技术， 成为国内军用集成电路发展的瓶颈， 严重制约了新器件的使用4， 5。 如高性能的 超大规模集成电路代表了我国军用集成电路 重点发展的方向，是弹、星、箭、船等重点型号装备的核心器件 ，目前这些核心器件的封装都需要进行一些关键技术的攻关，如封装设计及协同仿真 、大尺寸芯片粘接技术、多排窄节距键合技术、大腔体外壳气密性封装技术、 装技术等，是核心电子器件封装急需解决的技术问题。 为了保证我国新一代武器装备在性能、 质量和可靠性等方面的提升，推动军用武器装备技术的长期发展，以需求为导引 ，以产品为目标，优先解决这些封装核心技术，势在必行，从而 为军用信号处理器件高可靠封装提供有力的技术支撑。 成电路封装技术的发展趋势分析 电子封装的发展历程 1947 年人类发明了第一个半导体晶 体管，随着集成电路（ 发展，带动了芯片封装技术的发展， 每一代 有相应一代的封装技术与之相配合。50 年代以三根引线的 外壳为主，六十年代出现了 壳，即双列直插引线外壳，这种外壳由于成本低，便于大量 生产，所以得到迅速的发展，并延续至今。八十年代，表面贴装技术（ 出现被称作电子封装领域的一场革命，因其集成度高和小型化的特点得到非常迅猛的发展，与之相适应新型电子封装形式开始得到发展，出现了如塑料有引线片式载体（ 、无引线陶瓷片式载体（和四边引线扁平封装（等，这些新技术在八十年代初实现了标准化并应用于大规模生产。 到了九十年代，因为集成电路发展到大规模和超大规模阶段，集成电路芯片面积原来越小，封装的引脚数越来越多，引脚节距越来越小，电子封装技术从 等向平面阵列型（ 哈尔滨工业大学工程硕士学位论文 展。九十年代初开始由 明了球栅阵列封装（ 。国际上 8 英寸硅片已大规模生产，使成本大大降低，促进了集成电路向 向发展，与此同时，在 基础之上还发展了芯片尺寸级封装（ 术。 2000 年开始，系统级封装（技术得到了迅速的发展，特别是在军用领域，针对武器装备小型化、轻型化的要求， 着技术上的优势。微电子封装的发展历程如图 1示612。 - 3 电子封装的发展历程 从上面分析可以看出： 封装形式从插针方式向表面贴装系列发展， 从引线键合向凸点连接方向发展，其形式表现为产品的端子数越来 越多，节距越来越小； 封装向小型化方向发展，达到芯片尺寸级封装或圆片级封装； 从单芯片封装向多芯片封装发展； 从 向发展； 装技术的发展方向 随着集成电路设计与制造技术的发展， 9065艺已经普遍采用，4045nm 艺也已经实用化， 2028艺已有代表产品，集成电路的集成度将越来越高，对封装技术提出了更 高的要求，微电子封装技术的发展趋势仍然是高密度、多引脚、高速以及高可靠， 其发展方向主要表现在以下几个方面： 1多引出端封装技术 哈尔滨工业大学工程硕士学位论文 - 4 片 封装的引脚数也越来越多， 国外高性能的信号处理器件引出端已经超过 5000用高性能超大规模集成电路的产品也已达到 3000对 1000上产品， 线键合）模式已经不再适用，只能采用 扣焊）封装形式，其外部引脚输出模式一般为 ，即 封装工艺提出了更高的要求。 1） 装技术 0 年代，最早被美国 一直到 90年代初，真正进入实用化的阶段。术采用的是一种全新的设计思维方式， 它采用将圆型或者柱状点隐藏在封装下面的结构，引线间距大、引线长度短。这样， 除了精细间距器件中由于引线问题而引起的共平面度和翘曲的问题1315，表 1 表 1为 304 管脚的 件比较结果 对比项目 装尺寸（ 525 1600 脚间距/ 球栅阵列间距 (装损坏率（管脚） 00 器件废品率 0% 7% 器件管脚间信号干扰 注：数据来源 时 比，于表面贴装器件， 于插装器件，优点在于互连线短、封装面子小、重量轻，以 封装面积比为 1:9，封装重量比为 1:10。 电子器件工程联合会（ 工业部门已经制定出了 准 ，对外形尺寸与输出 I/O 数目之间的关系进行了规定，见表1 比的最大优点是 I/O 引线间距大，目前已注册的引线间距有 且目前正在推荐由 距的 件。 哈尔滨工业大学工程硕士学位论文 表 1形尺寸与输出 I/O 数目之间的关系 节距 距 24 1 289 40 1 256 2121 304 2125 400 2121 480 2125 361 2525 475 2576 2525 744 2525 25 61 302 4 1089 1764 装种类： 料 常用的 装形式，采用 脂/ 玻璃层压板，以塑料（环氧模塑混合物）作为密封材料，焊料为 63无铅材料，优点：成本低、热匹配性能好。 准为 方形塑料封装球栅阵列组件 ( 瓷封装 要应用于军用高可靠领域，采用陶瓷载板，焊球材料为90料为 63准节距 点是气密性封装，长期可靠性好，优良的电热性能，最大封装尺寸 准 方形陶瓷封装球栅阵列组件 ( 图 1装 瓷封装柱形 改进型，采用 90柱代替了焊球，点是焊点的抗疲劳能力大大提高，更能缓解外壳与 大封装引脚数超过 1000 个1620。 准 方形陶瓷封装柱状阵列组件 ( - 5 1717 I/ 1外部分系列 装形式的工艺参数 封装 形式 脚间距 (产品型号 封装尺寸/ 基板厚度（ 公司 55 处理器 21 61 8110 处理器 25 25 25 6 微处理器 61 25 61 25 681 研） 25 32 37 32 32 657 42 42 657 研 实际上 属于 畴，以看作是更薄更小的 焊盘间距更小，焊盘间距序列有 ，如果用在 ，常用的 盘间距多为 距用的不是很多，业界认为 盘间距已达到 制作的极限21, 22。 2） 装技术 随着武器装备性能的不断提高， 对电子元器件的各项性能指标也提出了更高的要求：电路工作频率越来越高、规模越来 越大、加工工艺的特征尺寸越来越细、引脚数越来越多。对于这种高性能的电 子元器件，常规的丝焊工艺已经不能满足需要（尤其是管脚数超过 600 的电路） 。为了满足新一代武器电子系统高性能和小型化的要求，在处理速度上接近 征传输速度，同时具有高密度、高可靠性的倒扣焊（ 装技术在封装密度和处理速度上已达到顶峰，成为当前高密度先进封装首选的互连模式，是高密度先进封装的最终- 6 向。 芯片倒扣焊互连技术是一种芯片正面 向下的直接互连技术， 首先在芯片的压焊点上制作金属凸点，然后将芯片的 正面朝下，使芯片上的凸点对准基板上的焊区，通过加热或加压使芯片和基板 牢固地互连在一起。采用倒扣焊工艺可以使二维互连密度达到最大，同时由于压焊点可以放置在芯片的整个表面，因此在同样面积的芯片上， 与常规键合工艺相比压焊点的密 度和数量可以得到极大的提高，并且由于大大缩短了信号传输路径， 倒扣焊具有优良的电性能和可靠性2326。 要实现多引脚超大规模集成电路倒扣 焊组装必须解决两个关键技术， 即凸点制备技术和倒扣焊技术。随着集成电路的引脚数越来越多，压焊点间距越来越小（最小的只有 50m 左右） ，使用传统引线键合工艺加工已经变得十分困难，如果使用倒扣焊工艺则要在芯片上四周分布的压焊点上制作金属凸点，这种细间距凸点的制作既困难又昂贵，且国内 目前不能加工精度与之匹配的基板，直接进行倒扣焊必然导致焊接应力集中在芯片四周，从而严重影响产品的可靠性，所以要实现真正意义上的倒扣焊，凸点在芯片表面必须呈平面阵列分布。 图 1装 2高频器件封装 - 7 一个发展方向，国外高速 A/D 转换器的采样频率已达到 5性能 主频已经达到 3应高频器件，对封装寄生参数的要求越来越严格，封装设计及封装工艺的影响越来越严重，封装电学仿真技术越来越重要。 3芯片尺寸级封装 9065艺的普遍采用以及 4045艺的实用化，使得芯片的尺寸越来越小，针对引脚数比较少的器件，其发展方向为芯片尺寸级封装（ 芯片尺寸级封装是一个比较笼统的概念，指芯片面积与封装面积的比小于 1：封装形式多样，目前国际上 装相关的专利有上千个，质哈尔滨工业大学工程硕士学位论文 是微小的 装，其焊球的节距为 等。对于高可靠的军用集成电路来说，一般以陶瓷封装为主，陶瓷封装由于外壳的限制，采用 装困难比较大27 4系统级封装 系统级封装（一般采用 3D 封装，利用三维封装技术将多种芯片封装在一个模块中，形成一个系统模块。 系统级封装的技术已有十余年的发展历史，产品主要应用于航空、航天及通讯类产品 ，其实现方法多种多样，通过对近年来国内外 术分析，从垂直互连实现方法可归纳为以下几种类型：封装堆叠、芯片堆叠封装、基板堆叠及圆片 堆叠（采用硅通孔技术）等几种方式，由于 术的先进性，可以把多个芯片集成到 一个封装体内，可以大大减少器件的体积和重量，受到业界的青睐，发展势头迅猛。 芯片堆叠 芯片堆叠封装最初应用于 片与 片或两个 片的叠层，现在，芯片堆叠封装已经扩展到存 储器与逻辑芯片和模拟芯片的叠层，也可以包括一些表面贴装器件，目前可以达到几十层以上芯片的叠层，最初采用宝塔式叠层，将小尺寸芯片叠层到大尺 寸芯片上，采用引线键合方式进行芯片互连，现在已经可以通过在两个堆叠芯片间增 加一个垫块（一小块硅片）来实现相同尺寸芯片的堆叠，甚至是将一个大尺寸 芯片堆叠到一个小尺寸芯片上，垫块使得上下两层芯片之间有足够的高度， 确保了下层芯片的键合，标准的键合线需要有 150m 170m 的高度环，而叠层芯片可以把键合线高度环做到100m 以下。叠层封装的外部输出形式一般采用芯片尺寸封装（ 球栅阵列封装（ 式31图 1 1芯片堆叠封装示意图。 图 1用 行 3D 堆叠的封装 图 1用 式的 3D 堆叠封装 封装堆叠 以 封装体为基本单位，采用封装堆叠方式进行系统级封装，这种 现技术比较简单，成本低，容易实现，而且每个模块在系统级组装之前可以进行测试，缺点是集成度低， 适合一些低端消费量电子产品，近些年发展迅速34。图 1 叠封装形式，图 1 叠方式。 - 8 层 互连 图 1叠方式 基板堆叠 可以说是真正的 3D 术，以 2D 基础向 3D 方向进行组装，3D 基板材料可以是有机基板或无机基板， 有机基板以高性能的树脂基板为主，无机基板可采用 温共烧陶瓷） 、 温共烧陶瓷）及薄膜基板等，最初的应用主要为存储器组件的叠层，现在也可以集成多种类型芯片，形成系统级封装模块，图 1 3D 司 装的工艺流程35 图 1D 司 装工艺流程 内集成电路封装技术 1. 国内封装产业现状38 （ 1）国内塑料封装技术能力 - 9 10 通富士通及天水华天三家厂家为主，其产品的封装形式主要有 形式，封装的引脚数一般在 200 引脚以下，近年来江阴长电开发了 装技术，并且开发了芯片叠层封装技术，其 品可以实现四层芯片的叠层。这三家产家的产品主要是生产民用产品， 不能满足军品要求。 （ 2）国内金属、陶瓷封装技术情况 国内金属、玻璃、陶瓷封装产业主要包 括外壳制造和封装工艺两部分，目前共有二十余家单位。 主要从事： 多层陶瓷外壳加工及封装； 分立器件、声表、晶振等的金属和陶瓷外壳及封装； 光通讯用金属外壳及封装； 混合电路用金属外壳及封装。 从事外壳加工的单位有：中电科 13 所、55 所、43 所、44 所、宜兴电子器件总厂、宜兴吉泰电子有限公司、福建闵航 电子公司、青岛凯瑞电子有限公司、海阳市佰吉电子有限责任公司等单位。 这些单位主要从事陶瓷、金属、玻璃类气密性外壳的研制工作。 从事陶瓷封装及金属封装的单位有航天 772 所、中电科 58 所、中电 24所、26 所、47 所、航天 771 所、国营第 749 厂等单位，主要的陶瓷封装形式有 电封装等。 2. 国内军用超大规模集成电路封装技术 国内军用陶瓷封装技术以航天 772 所、中电 58 所技术为代表，主要以单芯片封装技术为主， 针对于目前的超大规模集成电路来说，国内的封装能力已经达 600合 “十一五 ”重大专项针对军用高可靠陶瓷封 装技术进行了研究，正在开发 1000芯片封装技术，同时二维 术也已经达到了实用化，航天 772 所多款 品已经成功应用到星载型号任务中。 针对高可靠的微组装及系统级封装技术来说，在 “十五” 、 “十一五” 预研项目中都给予了支持，特别是航天 772 所、西安电子科技大学、中电 47 所等单位针对 3D 艺技术及设计技术都进行了研究， 国内其它研究所及大学也都对 3D 术进行了比较深入的研究，但国内 的系统级封装技术还处于研究阶段，研制的一些系统级封 装样品，距实用化还有很大的差距，其主要原因表现系统级封装是基于单芯片 封装的基本工艺技术而实现的， 在一些大学中缺少封装的工艺基础，一般只注重方法及 理论的研究，而在研究所中，在哈尔滨工业大学工程硕士学位论文 - 11 引不强，需要长期持续投入，所以国内系统级封装技术的发展缓慢，另一方面系统级封装技术对多层基板、外壳的制作技术要求较高，近些年来国内的外壳 及多层基板制作技术取得了长足的进步，已经具备了系统级封装技术发展的基础。 3. 与国外的差距 国内封装技术是伴随着国际封装技术的发展而发展起来的，近些年来发展迅速，但封装技术能力处于跟随状态， 与国外封装技术相比，由于技术能力及设备保障条件方面的差异，封装水平比较落后 ，只能够满足中、低端产品的封装。与欧美、日本等发展国家相比， 从封装设计、封装工艺以及应用方面都存在很大差距，整体封装技术水平相差 10 年以上，具体对比情况如表 1示。 表 1内外军用产品封装水平对比 项目 国外 国内 备注 中低端 封装形式 本相当，国内可满足军用集成电路封装要请，最高引脚数 600 封装设计 技术 高端器件封装均进行封装设计 国内设计平台还不成熟 急需解决配套设计工具 芯片叠层 封装 已经成熟，军用集成电路最高叠层数可达十层以上 处于研究阶段，目前可实现两层芯片叠层针对军用大容量存储器急需解决两层以上叠层封装技术 装 技术 最高引脚数达2000上 装引脚数达1000装还不具备批生产能力军用 装还处于初期应用阶段 术 成熟 处于研究阶段 急需重点解决 基板制作 技术 低温共烧陶瓷 高温共烧陶瓷 瓷 低温共烧陶瓷 高温共烧陶瓷 瓷 国内陶瓷基板制作技术发展迅速，与国外相比只是在基板的制作精度及一致性上有所落后 术 某些产品已成功应用 处于研发阶段，二维块的封装技术比较成熟 首先要解决外壳与单芯片封装能力 文的主要研究内容 集成电路发展的特点是集成度越来越高、工作频率越来越大，封装的引脚数也越来越多，而对于航天型号用信号处理器件来说又要保证高可靠、长寿命哈尔滨工业大学工程硕士学位论文 - 12 谓的高可靠封装应该从设计高可靠、工艺高可靠及产品高可靠等几个方面着手，本课题主要研究内容包括以下几个方面： 1. 封装设计技术研究 构建封装设计平台，进行陶瓷外壳结构设计技术 研究。依托陶瓷外壳加工工艺、芯片封装要求及陶瓷外壳封装工艺进行外壳结构设计、多层布线电学设计及封装工艺设计。 2. 封装工艺技术研究 构建封装工艺技术平台，进行芯片减薄技术、大尺寸芯片粘片技术、大腔体气密性封装技术、多排窄节距键合技术、 装工艺技术进行研究，满足高端军用信号处理器件封装需求。 哈尔滨工业大学工程硕士学位论文 - 13 章 高可靠陶瓷封装结构设计研究 言 随着集成电路设计技术的发展，超大规模集成电路封装越来越复杂，超大规模集成电路的集成度越来越高，封装的引脚数越来越多，工作频率也越来越大，功耗也越来越高，因此封装设计 技术已经成为必不可少的环节。 国外对封装设计技术十分重视，起步也较早，许多封装厂商都具有封装的总体设计能力，能对封装进行布线设计，各种模型建立、参数提取、分析及改进设计，且能与半导体厂商合作以保证芯片和整体系统的正常工作。例如1, 42。国外的很多半导体厂商，有些并不拥有自己的封装制造能力，但均有自己独立的封装设计部门，他们投入大量的人力对封装进行详细的模型提取及严格的分析和优化，以保证所设计和生产的封装与芯片组 装后能满足整体系统的要求。例如 些半导 体厂家的封装设计能力也是最强的， 000且研制成功2000上的封装样品。 我国“十一五”以前的超大规模集成电路的集成度还不是很高，对封装设计技术的需求并不强烈，产品的封装形式多为常规的封装，如 件封装的引脚数一般小于 400个，器件的工作频率一般不超过百兆级，以此国内封装厂商把工作重点都落在工艺开发方面，封装设计方面只注重结构设计及选型设计方面，不具备整体综合设计的能力。而“核、高、基”重大专项中信号处理器件封 装的引脚数已经达到50000作频率达 1耗也大大提高， 封装形式也多采用装复杂度大大提高， 封装外壳的结构、电学性能、散热性能及封装的可靠性都成为制约封装的关键因素，因此封装设计的需求越来越急迫，特别针对于高频、多引脚器件需要进行全定制封装设计。所谓的全定制封装设计需要根据器件的特定需求、外壳加工工艺、封装工艺，进行封装结构设计、电学分析、热分析及可靠性分析，提供全套的设计图纸，用于外壳的加工及器件的封装，从设计上保障器件封装的高可 靠，同时加快了器件的研发效率。 哈尔滨工业大学工程硕士学位论文 大规模集成电路封装设计技术研究内容 超大规模集成电路封装技术涉及到多个学科，包括物理、化学、机械、电子等多个领域，其封装设计技术越来越复杂，包括结构设计、材料选择、工艺设计、 电学设计与分析、 热分析与热设计、 可靠设计与分析等多个方面的内容43- 45，图2封装设计的影响因素。 结构设计- 14 装设计影响因素 从图2可以看出封装设计的复杂性，从模 块上来划分，封装设计包括结构设计、工艺设计、电学分析、热分析及可靠性分析等五大方面，如图 五个方面涉及到不同的领域，并且五个方面的影响因素是相互关联的，封装的结构设计需要依托用户的需求，并且满足工艺要求，电学设计要在结构设计的限制下进行，但电学设计又要满足用户芯片性能的要求，特别是针对高频器件，对封装的电学性能要求很高，射频器件还要考虑到电磁兼容方面的因素，随着芯片集成度的增加，单位芯片的功耗也越来越大，这样需要针对封装进行热性能仿真分析，必要时还需进行散热设计，针对高可靠器件，器件的可靠性也是重要的考核指标，器件封装后可靠性是否能够达到高可靠要求，需要进行可靠性仿真分析。 正是因为封装设计的复杂性，对封装设计工具也提出了很高的要求，由于封装影响因素涉及到不同领域知识，很难有统一的设计工具，不同的设计模块需要不同的设计工具，结构设计工具有 等，工艺设计工具主要涉及到外壳加工库及工艺规则库的建立， 不需要专门的设计工具，电学设计与电学分析工具在近些年来发展迅速，如 3D、 分析及可靠性分析工具有 封装优化设计 热设计 应力分析 可靠性设工艺设计外壳布线设计 高速信号分析 电磁兼容设计 可测性设计哈尔滨工业大学工程硕士学位论文 - 15 封装设计平台建设的内容 装结构设计 装的分类 封装结构设计需要根据客户产品需求，选择合适的封装形式，并确定封装的输出引脚数，各种封装形 式及相关尺寸信息在 如何选择合适的封装形式，这里需要介绍一下封装的分类，电子封装发展迅速，有着各种不同的封装