基于DSP的无线时钟同步系统设计

华北理工大学轻工学院QINGGONG COLLEGE， NORTH CHINA NIVERSITY OF SCIENCEAND TECHNOLOGY设 计 说 明 书课程名称： DSP 原理与应用设计题目：基于 DSP 的无线时钟同步系统设计姓 名： 学 号：专业班级：14 物联网 1 班 学 院：电气信息学院指导教师： 2017 年 11 月 28 日 1、课题来源时钟同步在故障点检修的电力系统，按时间计费的通信系统，高实时性的工业控制系统都起到至关重要的作用。时钟同步的方法很多，应用最广的当属国际电气和电子工程师协会(IEEE)为时钟同步专门提出的 IEEE 1588 协议(又称精确时间协议(Precision Time Protocol)。它是一个能够在控制系统中实现高精度时钟同步的协议，集成了多项技术，能够使时钟系统中各类不同精度、分辨率和稳定性的时钟同步起来。该协议的应用基于网络，可以在占用最少的网络和局部计算资源的情况下，实现亚微秒级同步精度。本文设计并实现了一种基于 DSP 的时钟同步方法，不受网络限制，同步算法直指时钟模块的心脏一一晶振。由于受温度、湿度、电磁干扰、机械振动与冲击、电源波动等因素的影响，晶振存在标称值与实际值不吻合的现象，从而导致了走时偏差。本文设计的时钟同步系统有效的修正了走时偏差，并实现时钟同步精度在4s 级别。系统的时钟模块的主控制芯片都是采用 DSP 微处理器 C2000 系列中的TMS 320F28335 双精度浮点型芯片。F28335 是一款高性能芯片，具有强大的控制和信号处理能力，能够实现复杂的控制算法，所以对本设计来说非常的适用。系统采用一个时钟源模块和多个被校钟模块，模块之间实现无线校时通信。时钟源模块采用 20MHz 恒温晶振，为了方便对比，三个被校钟模块分别采用lOMHz, 20MHz,26MHz 的恒温晶振。时钟源模块通过无线通信模块定期发送校时信号，被校钟模块根据接收的校时信号，计算跑时误差并采用自适应控制算法实现定时器的时间常数修正，从而达到时钟同步。2、设计原理1、系统总体设计（1）总体设计论文主要的工作是完成整个时钟同步系统的设计，是一个从想法到现实的过程。在设计上，从硬件到软件，再到实物测试、数据处理分析，最终完成了整个系统的设计，并完成了指定的性能指标。如下:主要是引出时钟同步的概念，以及对时钟同步的发展进行简要概述，并提出了基于 DSP 的自适应时钟同步系统。对时钟同步系统整体的系统硬件构造进行简要概述，并对针对系统硬件，在众多智能控制算法中选择自适应控制算法做了解释，同时分析了该系统实现所面临的重点难点。详细介绍了自适应控制系统的相关内容。通过分类介绍自适应控制算法的应用与实现，从中选择自校正控制作为时钟同步系统的核心算法，并详细说明了时钟同步系统算法的具体实现过程。就时钟同步系统的硬件做了详细的说明，从 F28335 定时器与相关接口的工作原理，到 NRF24L01+无线通信模块的工作原理与实现办法，具体说明了硬件设计的各个模块。就时钟同步系统的软件做详细的说明，分块具体阐述。对整个时钟同步系统的实物测试做了简要说明，并对记录的性能指标数据进行定性的分析，并在最后对时钟同步的校时误差进行理论分析。（2）设计原理图 1 总体原理图2、硬件设计（1）最小系统板的供电电路，由于 F28335 芯片的内核工作电压与外设工作电压不同，故分别将 SV 电压转成内核电压 1.9V 以及外设工作电压 3.3V。由于整个最小系统在应用的时候会牵涉到数字电路以及模拟电路，故把 1.9V 和3.3V 电源分别隔开成 A1.9V，D1.9V 和 A3.3V，D3.3V 。图 2 最小系统板的供电电路（2）图 3F28335 的 JTAG 接口以及外部晶振接法，其实论文讲述的时钟同步系统的时钟源模块以及被校时钟模块都采用了有源恒温晶振，晶振的接法是需要进一步改进的。如图 4图 3图 4（3）最小系统板的 I/O 口排针图如图 5图 5 最小系统板双排针接口（4）排针接口模块如图 6 所示，图中网络标号都与前面的芯片资源分配完全一致，其中需要说明的是这里面的排针在实际制出来的板子里面直接连到DSP 最小系统板的排针上，每个排针都是对应的。图 6 排针接口模块（5）NRF24L01+模块的原理图比较简单，由于它兼容 F28335 引脚电压，故无需特殊处理，具体的原理图 7图 7 NRF24L01+无线通信模块原理图（6）数码管显示模块整理后如图 8、图 9 和图 10 所示。其中图 8 显示的是实时时钟，图 9 显示的是上一分钟测出的晶振值和这一分钟所用的时间常数值，图 10 显示的是冻结时间，相关网络标号的引用与 DSP 芯片资源配置是一致的。值得一讲的是，由于 DSP 芯片输出电压最大为 3.3V，带负载能力有限，所以分别给每一个段控制的 IO 口都加了上拉电阻，减小 DSP 芯片的负担。图 8 实时时钟显示图 9 上一分钟的晶振频率和该分钟的时间常数图 10 冻结时间显示（7） 串口通信模块原理图如图 11 所示，串口通信采用的是 RS232 协议，当然这里的串口通信的作用就是把模块校时信息即系统的性能指标传到 PC 机上面，所以 MAX232EPE 只负责接收，并不做发送。PC 机上，只需采用串口助手，配置好波特率以及检验等信息就可以接收到数据。所得到的数据在之后的系统可行性、可靠性等的论证上起到至关重要的作用。图 11 串口通信模块原理图（8）光电报警模块的作用就是，每一次校正信号来时，光电警示一下。具体原理图如图 12 所示。图 12 光电报警模块原理图（9）F28335 片上有 3 个 32 位的通用定时器(TIMERO, TIMERI , TIMER2。值得说明的是，三个定时器中的定时器 2 是预留出来的，如果使用实时操作系统 BI05，则只有定时器 2 用户不能使用，反之三个都可以被用户使用63。定时器的功能框图如图 13 所示。 图 13 定时器功能框图由图 13 可知，定时器由一个预分频模块以及一个定时/计数模块，其中的预分频模块包含了两部分:16 位的定时器分频寄存器(TDDRH: TDDR)和 16 位的预定标计数器(PSCH:PSC。而定时/计数模块则包含了两个 32 位的寄存器:周期寄存器(PRDH: PRD) 以及计数寄存器(TIMH: TIM。定时器的工作原理:当系统时钟(SYSCLKOUT)来一个脉冲，预定标计数器(PSCH:PSC)减 1，当预定标计数器(PSCH:PSC) 减到。的时候，预定标计数器产生下溢后向 32 位的计数器(TIMH: TIM) 借位，即(TIMH: TIM) 计数器减 to这样，(PSCH:PSC)就可以重载定时器分频寄存器(TDDRH: TDDR) 的值; 随着定时器的运行，计数器(TIMH: TIM) 会逐渐减到 0，会产生下溢，计数器(TIMH: TIM)就会重载周期寄存器(PRDH: PRD)的值。与此同时，定时器将会产生一个中断信号给 CPU。图 14 时钟与锁相环控制电路原理图由图 14 可知，晶体振荡器信号接入有两种办法，第一种就是直接采用外部有源振荡器，如果是 3.3V