电工学课件：第9章触发器及其应用

1、9.1 双稳态触发器 9.2 寄存器 9.3 计数器 9.4 555定时器及其应用,第9章 触发器及其应用,时序电路的特点：具有记忆功能。,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,序,时序电路的基本单元：触发器。,教学要求 ：,2. 会使用移位寄存器组件 ；,3. 会分析和设计计数器电路。,1. 熟练掌握各类触发器,触发器的分类：,按功能分：有R-S触发器、D型触发器、JK触发器、T型等； 按触发方式划分：有电平触发方式、主从触发方式和边沿触发方式 。,9.1 双稳态触发器,触发器的特点：有记忆功能的逻辑部件

2、。输出状态不仅与现时的输入有关，还与原来的输出状态有关。,触发器的功能：形象地说， 它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。,1、基本RS 触发器,反馈,反馈,正是由于引入反馈，才使电路具有记忆功能 !,输入 时,若原状态：,1,1,0,0,1,0,1,0,输出仍保持：,若原状态：,0,1,1,1,1,0,1,0,输出变为：,置“0”！,若原状态：,1,0,1,0,1,0,0,1,输出变为：,若原状态：,0,0,1,1,0,1,0,1,输出保持：,置“1” ！,输入 , 时,输入 时,若原状态：,1,0,1,1,1

3、,0,0,1,输出保持原状态：,若原状态：,1,1,0,1,1,0,输出保持原状态：,保持！,输出：全是1,基本触发器的功能表,输入 时,注意：当 同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。,小结,1、触发器是双稳态器件，只要令 ，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。,2、在控制端加入负脉冲，可以使触发器状态变化。 端加入负脉冲，使Q=1， 称为“置位”或“置1”端。 加入负脉冲，使Q=0， 称为“复位”或“清0”端。,2、可控RS触发器,时钟CP的作用,直接清零端,直接置位端,注意：,基本R-S触发器,直接清零端,直接置位

4、端,直接清零端、置位端的处理：,CP=0时,0,触发器保持原态,CP=1时,RS触发器的功能表,简化的功能表,Qn+1 -下一状态（CP过后）,Qn -原状态,简化的功能表,由它的功能表可见：在R、S不相等时，Q 服从于 S !,这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。,R、S不相等时，信息传送路径的形象化表达 ：,该电路的信息传送规律在今后的学习过程中，将会多次使用。,例：画出RS触发器的输出波形 。假设Q的初始状态为 0。,CP,R,S,Q,Set,使输出全为1,CP撤去后 状态不定,Reset,可控R-S 触发器的小结,1. 当CP = 0 时,无论R、S 为何种取值

5、组合，输出端均“保持原态”；,2.只有当CP=1 时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。,计数式RS 触发器,逻辑功能：每来一个时钟脉冲，输出的状态就翻转一次，也叫计数器。,R,S,工作原理：,CP = 0 时,显然， 当时钟 CP = 0 时，触发器必然处于保持状态。,归纳： 在CP 1期间，下状态Q n+1必然对其原状态作一次否定 !,CP =1 时,R Qn,1,= Qn,Qn,该触发器的功能就是每来一个脉冲翻转一次 。,若Qn=0，则Qn+1=1,若Qn=1，则Qn+1=0,计数式RS触发器存在的问题：计数脉冲必须严密配合，CP脉冲不能太

6、长，否则触发器将产生空翻现象(CP=1期间，输出状态翻转若干次) 。,1 0,1,0,0 1,0,1,0,1,0,1,1,1,小结：R1、S1之值向上传送一级，抵达Q ；,主从触发方式计数触发器的工作原理,F主 被打开，进入工作状态。,F从 被封锁，输出端保持原状态不变。,CP = 1 时，,0,F主 被封锁，输出端保持原状态不变。,1,F从 被打开，进入工作状态。,小结：R1、S1又向上传送一级，抵达 Q端 。,CP = 0 时，,综合上述分析，主从触发器一个CP 只能翻转一次。,前沿处，输出交叉反馈到F主。,后沿处，输出传递到F从翻转完成。,逻辑符号：,时序图：,T 触发器,T触发器加入了

7、控制端T。,T,R1 = TQ,T = 0 时：将F主封锁，输出端维持原态 。,T = 1 时：右图电路即为主从触发器，当CP到来时，输出端将正常翻转 。,功能表,3、JK触发器,JK触发器的功能最完善，有两个控制端J、K。,JK触发器的工作原理：,被封锁,保持原态,J=K=0时：,相当于T触发器T=0,相当于T触发器T=1,J=K=1时：,Qn=0时,Qn+1=1,J=1，K=0时：,Qn=1时,F主被封 保持原态,Qn+1 =1,J=1，K=0时：,Qn+1=0,同样原理：,J=0，K=1时：,功能表,JK触发器的功能小结：,1. 当J=0、K=0时，具有保持功能；,2. 当J=1、K=1

8、时，具有翻转功能；,3.当J=0、K=1时，具有复位功能；,4. 当J=1、K=0时，具有置位功能。,例1：画出主从 JK 触发器输出端波形图。,例2：假设初始状态Q n = 0，画出Q1和Q2 的波形图。,Q1,Q2,常用“专业术语”介绍,数据锁定：,触发器的输出状态固定不变，这就称作“数据锁定”。它相当于“保持”功能。,主从JK 触发器的小结,1. 熟练掌握JK触发器逻辑符号的全部含义。,2. 熟练掌握并正确运用JK触发器的功能表。,4、触发器逻辑功能的转换,例如：JK触发器,1. 当J=0、K=0时，具有保持功能；,2. 当J=1、K=1时，具有翻转功能；,3. 当J=0、K=1时，具有

9、复位功能；,4. 当J=1、K=0时，具有置位功能。,因此，JK触发器可以转换成其他多种触发器。,（1）JK触发器转换成D触发器,（2）JK触发器转换成T触发器,1、数码寄存器,四位数码寄存器,9.2 寄存器,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,工作原理：,1.清零,2.发接收脉冲,3.发取数脉冲,八D寄存器,2、移位寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：,根据移位数据的输入输出方式，又可将它分为四种：,串入串出,串入并出,并入串出,并入并出,串行输入串行输出 串行输入并行输出 并行输入

10、串行输出 并行输入并行输出：,SD,A0,A1,A2,A3,RD,CLR,LOAD,移位脉冲,CP,0,串行输出,数 据 预 置,3,2,1,0,存数脉冲,清零脉冲,四位并入 - 串出的左移寄存器,初始状态： 设A3A2A1A0 1011,在存数脉冲作用下， Q3Q2Q1Q0 1011 。,D0 0,D1 Q0,D2 Q1,D3 Q2,下面将重点讨论蓝颜色电路移位寄存器的工作原理。,D1,D0,D2,D3,D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0,

11、0 0 0 0,0 0 0 0,0 0 0 0,设初态 Q3Q2Q1Q0 1011,用波形图表示如下：,0,1,2,3,1、计数器的功能和分类,1）计数器的作用,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,2）计数器的分类,按工作方式分：同步计数器和异步计数器。,按功能分：加法计数器、减法计数器和可逆计数器。,按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,9.3 计数器的分析,2、异步计数器的分析,异步计数器的特点：在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自

12、己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,例：三位二进制异步加法计数器。,1,2,3,4,5,6,7,8,3、同步计数器的分析,同步计数器的特点：在同步计数器内部，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。,例：三位二进制同步加法计数器。,分析步骤:,1.先列写控制端的逻辑表达式：,J2 = K2 = Q1Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0： 来一个CP，它就翻转一次；,Q1：当Q01时，它可翻转一次；,Q2：只有当Q1Q011时，它才能翻转一次。,2.再列写状

13、态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,3.还可以用波形图显示状态转换表。,Q0的输出的波形的频率是CP的1/2。 Q1的输出的波形的频率是CP的1/4。 Q2的输出的波形的频率是CP的1/8

14、。,任意进制计数器的分析,1.写出控制端的逻辑表达式。,J2 = Q1Q0 ， K2 1,J1 = K1 1,例：,分析步骤：,2.再列写状态转换表，分析其状态转换过程：,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0 0,所分析的电路为异步五进制加法计数器。,另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够自行启动。,4.检验其能否

15、自动启动 ？,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,1 0 1 0 1 1 1 0 1 0 1 0,结论： 经检验，可以自动启动。,3.还可以用波形图显示状态转换表( 略 ),5.画状态转换图,Q2 Q1 Q0,4、计数器的设计,利用触发器设计某计数电路,例：数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组以 AAB B BC C CA再回到A的顺序循环通电，试设计一个电路实现之。,设计步骤(分7步)如下：,(1)根据任务要求，确定计数器的模数和所需的触发器个数。,本任务所需计数器的模数为 6 ，所以触发器的个数为 3 。,(2)确定触发器的类型。,最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。,(3)列写状态转换表或转换图。,用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。以QCQBQA 为序排列：,(4)根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。,0 0 0 0,0 0 1