第7章新本科C54x定时器串口中断.ppt

1、2020年8月9日，DSP的原理和应用，第1，第7章TMS320C54x的片上外围设备，接口和应用，7.2 C54x的计时器，在工业应用中，计数器和计时器经常用于检测和控制中的时序协调和控制。 C54x的片上计时器是可编程的计时器，可以用来周期性地发生中断。 计时器的最高分辨率是处理器的CPU时钟速度。 可以通过具有4比特预定标记的16比特计数器来获得宽范围的定时频率。 2020年8月9日，DSP的原理和应用，2，第7章TMS320C54x的片上外围设备，接口和应用，7.2 C54x的计时器，计时器主要是计时器寄存器TIM，计时器周期寄存器PRD，计时器控制寄存器TCR 寄存器TIM、PRD、

2、TCR是内存映像寄存器，地址分别为0024H、0025H、0026H。 7.2.1定时器的构成，1 .定时器的构成，2020年8月9日，DSP的原理和应用，3，第7章TMS320C54x的片上外围设备，接口和应用，1 .定时器的构成1 .定时器的构成，定时寄存器TIM，逻辑控制电路地址： 0024H，用于存储定时时间。 地址： 0025H，存储计时器的控制位和状态位。 地址：用于控制0026H计时器的协调工作。 2020年8月9日，DSP的原理和应用，5，第7章TMS320C54x的片上外围设备，接口和应用，1 .定时器的构成，逻辑控制电路：由3个or门和1个and门构成。 or门1、3控制P

3、RD的加载计数，or门1、2控制PSC的加载计数。 停止控制位TSS :通过用and门屏蔽clkout信号来控制计时器的启动。 TINT外部定时中断、从定时时间到发送中断在TOUT定时输出，输出定时波形。 2020年8月9日，DSP原理和应用，第6章，TMS320C54x片上外围设备，接口和应用，主定时模块包括PRD和TIM，在预定模块的定时，预定模块输出一个时钟，而TIM 当TIM变为0时，TIM会载入PRD的值。 2 .定时器的工作原理、主定时器模块的定时器中断(TINT )信号被输出到CPU及定时器的输出端子TOUT。 2020年8月9日，DSP原理和应用，第7章TMS320C54x的片

4、上外围设备，接口和应用，预定的标准模块包含TCR中的TDDR和PSC比特，根据CPU时钟定时，每个CPU时钟的PSC值当PSC为0、设备复位或计时器复位时，TDDR的内容将被复制到PSC。 2、定时器工作原理： 4位预约计数器PSC和16位定时器计数器TIM构成20位计数器，定时器各接收一个CPU时钟，在计数器变为0时产生定时器中断(TINT )，PSC和TIM预先生成计时器中断(TINT ) 2020年8月9日，DSP的原理和应用，第8章，TMS320C54x的片上外围设备，接口和应用，2 .计时器的工作原理，逻辑控制电路控制计时器的工作。 定时分频系数和周期数分别被组装到TCD和PRC寄存

5、器中，每当定时脉冲CLKOUT到来，计数器PSC减去1，当PSC减少到0时，PSC生成借位信号，通过PSC的借出信号，TIM减1，并且将分频系数减少到PSC TIM为0时，时间到来，从借位发生时间中断TINT和时间输出TOUT，将PRD的时间常数重新加载到TIM中。 计时器的工作过程： 2020年8月9日，包括DSP原理和应用，第9章TMS320C54x片上外围设备，接口和应用，16位内存图像寄存器，计时器的控制位和状态位。 3、定时控制寄存器TCR、保留位、软件调试控制位、预留计数器、重新加载位、停止状态位、分频系数、2020年8月9日，DSP原理与应用，10最大预计值为16，最小预计PSC

6、减少到0后，以TDDR的数量加载PSC。 3 .定时控制寄存器TCR、TSS :定时器停止状态位，用于停止或启动定时器复位时，TSS位清零，定时器立即调整定时。TSS=0、计时器启动动作TSS=1、计时器停止。 2020年8月9日，DSP原理和应用，11，第7章TMS320C54x的片上外围设备，接口和应用，TRB :计时器重载位，复位片上计时器。 当将TRB设为1时，以PRD中的整数加载TIM，并以TDDR中的值加载PSC。 TRB始终读为0。 定时控制寄存器TCR和PSC :计时器预定计数器，其标定范围为116。 当PSC减少到0时，TDDR比特字段的数量加载到PSC中，TIM减少1。 2

7、020年8月9日，DSP原理与应用，12，第7章TMS320C54x片上外围设备，接口与应用，Free，Soft :软件调试控制位。 Free和Soft位组合使用，控制调试器中断点操作时的计时器工作状态。 3 .读出定时控制寄存器TCR，保留： 0。 2020年8月9日，DSP原理和应用，13，第7章TMS320C54x的片上外围设备，接口和应用，定时器的基准工作脉冲从CLKOUT提供，每个脉冲定标计数器PSC减1，PSC变为0的话下一个脉冲来分别控制定时计数器TIM的减1和或门2的输出，重新将TDDR的内容加载到预定的目标计数器PSC中，完成定时工作的基本周期。 4 .定时器初始化，定时器定

8、时时间，定时周期=CLKOUT(TDDR 1)(PRD 1)，2020年8月9日，DSP原理和应用，第14章，装载TMS320C54x片上外围设备，接口和PRD值的TMS320C54x 启动计时器。 4 .设定计时器的初始化、计时器中断方法(INTM=1)时，将IFR中的TINT设为1，清除未处理的计时器中断将IMR中的TINT设为1，启动计时器中断。 将INTM设为0，启动所有中断。 2020年8月9日，DSP原理和应用，15，第7章TMS320C54x的芯片上外围设备，接口和应用，复位时，TIM和PRD设置为最大值(0FFFFH )，TCR中的TDDR设置为0，计时器预计可以通过4 .定时

9、器初始化，2020年8月9日，DSP原理和应用，16，第7章TMS320C54x的英寸内外围设备，接口和应用，4 .定时器初始化，【例7.2.1】定时器自动加载时机。 另外，当TSS=0:启动计时器TRB=1:自动加载TDDR=Ah:分频因子： 10 soft=1，并且free=0:的计数器变为0时，停止操作。 TCR=0AAAH。 定时周期： 0101H； 关机定时器中断： IFR=0008H； 开放定时器中断： IMR=0008H。 STM #0000H、SWWSR STM #0010H、TCR STM #0101H、PRD STM #0AAAH、TCR STM #0080H、IFR ST

10、M #0080H。 不插入等待时间的TSS=0关闭计时器加载周期寄存器(PRD )； 加载定时器控制字，启动定时器消除未处理的定时器中断的开放定时器中断开放中断，2020年8月9日，DSP的原理和应用，17 defines wwsr * (volatileunsignedint * )0x 28 #； (volatileunsignedint * )0x 00 #定义IFR * (volatileunsignedint * )0x 07 #定义prd * (volatileunsignedint * )0x 25 #定义TCR * (volatileunsignedint * )0x 25 #

11、定义TCR * (volatileunsignedint * ) PRD=0 x0101； TCR=0 x0AAA； IFR=0 x0080； IMR=0 x0080； ST1=ST 1，2020年8月9日，DSP原理和应用，18，第7章TMS320C54x芯片上外围设备，接口和应用，7.3 C54x串行端口，C54x为用户提供丰富的同步串行端口，双向串行设备C54x串行端口有四种：标准同步串行端口SP缓冲同步串行端口BSP多路复用缓冲串行端口McBSP时分多路复用同步串行端口TMD，2020年8月9日，DSP原理和应用，19，第7章TMS320C54x芯片上外围设备，和2020年8月9日，D

12、SP原理和应用，20，第7章TMS320C54x芯片上外围设备，接口和应用，7.3 C54x串行端口，带7.3.4多通道缓冲器串行端口的McBSP，C54x多通道接口McBSP串行端口可以与其他C54x设备、可编程控制器或其他串行设备进行通信。 2020年8月9日，DSP的原理和应用，21，第7章TMS320C54x的片上外围设备，接口和应用，带7.3.4多通道缓冲器的串行端口McBSP，McBSP的功能是全双工通信； 双缓冲区发送和三缓冲区接收数据存储器支持连续的数据流传输直接连接到独立接收器、发送帧、时钟信号工业标准编码器、模拟接口芯片(AICs )和其他串行A/D、D/A设备1 .具有M

13、cBSP串行端口的功能，2020年8月9日，DSP原理和应用，22，第7章TMS320C54x片上外围设备，接口和应用，外部变速时钟发生器和内部频率可编程时钟发生器。 可以直接利用多个串行协议接口进行通信。 T1/E1帧调节器、MVIP转换兼容和ST-BUS兼容的设备、H.100帧调节器、SCSA帧调节器、IOM-2兼容的设备、AC97兼容的设备、iii等1. McBSP串行端口的功能最大可编程内部时钟和帧发生器，其中该帧同步和时钟信号的极性是能够进行规律或者a规律压缩扩展通信的。 2020年8月9日，DSP原理和应用，23，第7章TMS320C54x的片上外围设备，接口和应用，2. McBS

14、P结构，2020年8月9日，DSP原理和应用，24，第7章tms320数据通道主要完成数据的收发控制信道完成内部时钟和帧同步信号的生成和控制、多信道的选择、中断信号的生成向CPU的发送、同步事件通知DMA控制器的生成等。 2. McBSP结构，2020年8月9日，DSP原理与应用，25，第7章TMS320C54x片上外围设备，接口与应用，DX :串行数据发射引脚； DR :串行数据接收端子CLKX :发送时钟引脚CLKR :接收时钟端子FSX :发送帧同步引脚FSR :接收帧同步端子CLKS :从外部供给的采样时钟端子。 McBSP通过DX和DR端子与外部设备进行数据通信，时钟和帧同步等控制信

15、息的传输通过CLKX、CLKR、FSX和FSR端子实现。 2. McBSP结构，(1)外部接口，2020年8月9日，DSP原理和应用，26，第7章触发TMS320C54x芯片上外围设备，接口和应用，以及rint:cpu传输中断信号。 xint :触发CPU接收中断信号revt :触发DMA接收同步事件信号。 xevt :触发DMA发送同步事件信号。 rev ta :触发DMA接收同步事件a信号。 xev ta :触发DMA发送同步事件a信号。 2. McBSP结构，(2) CPU中断信号和DMA同步信号，2020年8月9日，DSP原理和应用，27，第7章TMS320C54x芯片上外围设备，接口

16、和应用，CPU可以通过内部总线访问McBSP的控制寄存器McBSP的控制寄存器，2020年8月9日，DSP原理和应用，28，第7章TMS320C54x的片上外围设备，接口和应用，(3) McBSP的控制寄存器。 2020年8月9日，DSP原理和应用，30，第7章TMS320C54x芯片上外围设备，接口和应用，在时钟信号和帧同步信号的控制下，通过DR和DX端子与外部装置直接收发通信。 C54x内部CPU对McBSP的操作采用16位的控制寄存器，通过片上外围总线进行访问控制。2. McBSP的配置；(4) McBSP的操作原理，以及数据传输过程： CPU通过外围总线将数据写入数据传输寄存器dxr1,2和dxr1,2。 McBSP串行端口将dx r 1，2发送数据传送到发送移位寄