计算机组成原理课件第二章存储系统.ppt

1、第二章存储系统，计划课时：10课时，主要内容，主存概述，高速存储器，CACHE存储器，虚拟存储器，关键内容，了解存储系统的层次结构和各个层次的作用，了解各种存储器的工作原理和结构，以及存储器与中央处理器之间的联系。2.1概述，1。存储元件的基本概念：使用一个具有两个稳定状态的物理设备，在一定条件下状态可以相互转换，表示二进制数0和1。存储单元：由几个存储单元组成的存储单元。存储器：由几个存储单元组成存储器。存储单元地址：每个存储单元的编号。记忆分辨率：指记忆的精细程度，可被区分、识别和操作。2.1概述，2.1按存储介质分类的存储器(1)磁存储器：磁表面存储器(2)电子介质：半导体存储器(3)纸

2、介质存储器(4)光介质：激光存储器，2.1概述，按存取方法(1)随机存取存储器(2)只读存储器(3)存取指定信息的串行存取存储器顺序存储器：全串行存取存储器，其中信息从存储介质的开始以顺序方式写入(或读取)，其读写时间是顺序和位置的函数。不同位置单元的读写时间不同，一般只能用平均读写时间作为参数，如磁带；直接存取存储器：它是部分串行存取存储器，介于顺序存取和随机存取之间。对信息的访问包括两个逻辑操作：指向整个存储器的一个区域(磁道或磁头)，然后依次访问这个小区域，如磁盘存储器。磁盘和磁带是磁性表面存储器。2.1概述，根据信息的可保护性分类(1)易失性存储器是易失性存储器，其信息在断电后会消失，

3、如半导体存储器，可分为动态随机存取存储器和静态随机存取存储器。动态存储器在使用中需要频繁刷新以保持存储单元中电荷的稳定性，而静态存储器不需要电源支持。(2)非易失性存储器。断电后保留信息的存储器称为非易失性存储器。磁性表面存储器，如磁带和磁盘。非易失性存储器的内容可以独立于计算机的操作而存在，因此这种磁表面存储器通常被用作外部存储器。除了磁表面存储器，只读存储器也是一种特殊的非易失性存储器。根据它在计算机系统中的功能，它被分为寄存器、高速缓存、主存储器和辅助存储器，在2.1中进行了总结。三.存储器的组成存储器由存储体、地址寄存器、数据寄存器和读/写控制电路组成，概括在2.1中，存储信息的存储体

4、。信息的寻址机制，即读写信息的地址选择机制。这包括：地址寄存器()和地址解码器。存储器数据寄存器。写入信息所需的能量，即写入线、写入驱动器等。读取所需的能源和读出放大器，即读取线、读取驱动器和读出放大器。记忆控制单元。无论是读操作还是写操作都需要通过一系列明确定义的连续操作步骤来完成，这就需要主存储器定时电路、时钟脉冲电路、读逻辑控制电路、写或重写逻辑控制电路以及动态存储器的定时刷新电路等。这些电路统称为存储器控制部件。2.1概述四。存储系统的层次结构存储系统是用于在计算机中存储程序和数据的组件，它非常重要。要求是：尽可能快地读写，尽可能大地存储容量，尽可能低地满足这些要求。该方案采用多种不同

5、生产成本、运行成本、存储容量和读写速度的存储介质，形成统一的存储系统，使每种介质处于不同的位置，发挥不同的作用，充分发挥其速度、容量和成本优势，从而达到最佳的性价比，满足使用要求。，2.1概述，访问速度容量成本存储成本CPU 10ns 512B 1800(美分/千字节)高速缓存2040ns 128KB 72主内存60100ns 512MB 5.6虚拟内存1020ms 60228GB 0.23备份220M 512GB2TB 0.01如果CPU大部分时间都可以访问高速缓存，则仅当无法从高速缓存中读取主内存时，才会访问主内存，当无法从主内存中读取时，会分批读取虚拟内存此时，中央处理器转而完成其他作业

6、，而不是等待空闲，从而提高操作效率。2.1概述，1级之间应满足的原则。一致性原则：不同层次的相同信息应该保持相同的值。2.包含原则：内层的信息必须包含在其外层内存中，否则就不是真的，即内层内存中的所有信息都是其相邻外层信息的一部分的副本。2.1概述，2.1概述，2.1概述，5。存储器中数据的存储顺序存储机器字的存储单元，称为字存储单元。相应的单元地址是字地址。保存一个字节的单位称为字节单位。相应的地址称为字节地址。2.1概述，一个16位二进制字存储单元可以存储两个字节，可以通过字地址或字节地址来寻址。数据在内存中的存储顺序，2.1概述，第六章。主要技术指标存储容量：一个内存可以容纳的存储单元总

7、数通常称为内存的存储容量。可以存储多少位二进制信息代码。存储容量的字长为1KB=210B，1MB=220B，1GB=230B，1TB=240B。2.1概述，访问时间(Memory Access Time):从存储器中读取和写入存储单元信息或从存储器中读取和写入信息一次(信息可以是一个字节或一个字)所需的平均时间，称为存储器访问时间，并记录为tA，也称为访问时间。对于内存，tA一般是指从中央处理器地址寄存器门的输出端读取请求，直到所需的读取信息出现。2.1概述，内存周期时间：内存的完整读写操作所需的总时间，称为访问周期。或者具体地说，访问周期是两个独立的存储器操作(例如两个连续的读操作)之间所需

8、的最小时间间隔，用tM表示。TM=tA恢复时间：破坏性读出模式：tMtA。无损读出：tM=tA稳定时间，2.1概述，存储器传输带宽：单位时间内可写入或取出存储器的最大信息量，称为数据传输速率或存储器传输带宽bM。BM=WtM，其中存储周期的倒数tM是每单位时间(每秒)可读写存储器的最大次数。w代表存储器一次读取的数据宽度，即位数，即存储器传输的数据宽度。2.2主存储器，1。基本结构和操作，2.2主存储器，随机存取存储器由存储体、地址解码和驱动系统、读/写系统和时序控制部分组成。存储体是存储单元的阵列结构。地址解码驱动通常采用存储单元的二维排列。阵列组织原理：存储单元阵列以正方形或长方形的形式排

9、列，将存储器的地址码分成两个方向组。使用地址解码器的“放大”功能，少量地址位可以转换成多条选择线。2.2主存储器，存储器的基本操作是从给定地址的选定存储单元中取出信息，并通过数据缓冲寄存器MDR将其发送给中央处理器。2.2主存储器、2.2随机存取存储器双极存储单元静态金属氧化物半导体存储器动态金属氧化物半导体存储器、2.2主存储器和6个静态金属氧化物半导体存储单元是由两个金属氧化物半导体反相器交叉耦合而成的触发器。存储单元存储一位二进制代码。如果一个存储单元有n位，它需要n个存储单元来形成一个存储单元。2.2主存储器，静态随机存取存储器组成库：存储单元的集合。地址解码器：地址解码器的输入信息来

10、自中央处理器的地址寄存器。地址解码有两种方式：单解码和双解码。驱动程序：通常添加在解码器输出之后。输入输出电路：位于数据总线和选定单元之间，用于控制选定单元的读或写。芯片选择和读/写控制电路：当选择地址时，应该首先选择芯片。输出驱动电路，2.2主存储器，存储元件的工作原理：(1)写操作。给字线加一个正电压的字脉冲，并打开2和3个电子管。为了写入“”，不管位存储单元电路的初始状态如何，只需要将写入“”的位线0电压降低到地电位(加上负电压的位脉冲)，并通过导电的2个管迫使节点电位等于地电位，使得1个管可以关断，0个管可以导通。为了写入，仅需要将写入的位线1降低到地电位，该地电位通过传导管3传输到节

11、点，迫使管0截止，管1导通。写入过程是字线上的字脉冲与位线上的位脉冲一致的操作过程。2.2主存储器，(2)读操作只需要字线上具有高电位的字脉冲，使得2管和3管导通，并且节点分别连接到位线。如果“”存储在位存储电路中，并且节点处于低电位，则通过外部负载连接到位线0的外部电源将产生流入0线的小电流(流向节点并通过传导管进入地)。“0”位线上的0从通常的高电位下降一个小电压，差分放大器检测到“0”信号。如果“”存储在该位中，电流将流入位线1，导致位线1上的电压下降，并且差分放大器将检测到读取“”信号。在读出期间，位线变成读出线。阅读信息不会影响触发器的原始状态，因此阅读是非破坏性阅读。2.2主存储器

12、，(3)如果没有向字线施加正脉冲，这意味着该存储单元没有被选择，管2和3被关断，节点和节点与位读出线隔离，并且存储单元存储和保存原始存储的信息。2.2主存储器结构和地址解码(1)字结构或单解码存储容量=b行b列；阵列的每一行对应一个字，并且有一个公共的字选择线；每一列对应于字线中的一位，并且有两条公共位线0和1。存储器的地址不分组，只使用一组地址解码器。优点：结构简单，速度快：适合小容量m。缺点：外围电路多，成本高，结构不合理。2.2主存储器，(2)位结构或双解码模式容量：(字)b(位)，每个字的相同位被组织在一个存储芯片上，每个芯片是；然后，B芯片并联形成B存储体，从而形成位结构存储器。在每

13、个存储芯片中，字数被视为基本存储电路的数量。如果将N个基本存储电路排列成具有X行和Y列的存储阵列，则发送的N位选择地址在行和列方向上被分成nx和ny组，并且行线和列线由行和列方向解码器选择性地驱动。通过采用双解码结构，可以减少选择线的数量。优点：节省驱动电路，结构合理，适用于大容量存储器。2.2主存储器，例如静态随机存取存储器芯片，2.2主存储器，3。内存与中央处理器的连接、位扩展、字扩展、位同步扩展、2.2主存、位扩展当芯片容量与主存相同，但位数不足时，有必要扩展位数。方法：将多个存储芯片的地址端、芯片选择端和读/写控制端并联，同时将它们的数据端引出并连接到不同位存储器的数据总线。2.2主存

14、储器，示例1:使用Intel2114芯片形成1024*8存储器。解决方案：2114的规格是1024*4，所以需要两件。2.2主内存、2.2主内存，示例2。假设使用8K1随机存取存储器芯片。每一段对应一位数据(只有一条数据线)，因此只需要将它们连接到数据bu上的相应位这样，就没有电影选择的要求，也就是说，电影被认为是经过选择的。如果胶片有胶片选择输入端，它们可以直接接地。2.2主存，2.2主存，字扩展方法当芯片的字长与主存相同，但容量不足时，需要结合几个存储芯片来扩展存储空间，即地址空间，这叫字扩展。方法：每个芯片的地址线、数据线和读/写线并联，芯片选择信号分开连接以区分芯片地址。通过解码高阶地

15、址产生的输出信号被用作每个芯片的芯片选择信号，而低阶地址被用作每个芯片的片上地址。2.2主存储器，示例3:使用Intel2114芯片形成4096*4存储器。解决方案：12条系统地址线、4条数据线、10条芯片地址线、4条数据线、2.2主存、2.2主存。a11a 0 a9 A8 a7 a6 a4a 3a 1a 0 000001 10 00 01 11 00 11 00 11 00 11 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1，000-3ff1k，400-7ff1k，800-BFF 1k，C00-BFF 1k。在图中，四个芯片的数据端与数据总线D0D7相连，地址总线的低位地址A

16、0A13与每个芯片的14位地址端相连，两个高位地址A14和A15通过解码器与四个芯片选择端相连。2.2主存储器，2.2主存储器，一个存储器的容量被假定为同时为一位。如果使用lk位的芯片(l，k)需要在字方向和位方向扩展。此时，需要(l)(k)个存储芯片。其中，l表示空间被分成(l)个部分(称为页面或区域)，每页有(k)个芯片。地址分配：用log2 l位表示低位地址；使用log2(l)位表示在访问页中选择l个字的高阶地址；使用它通过芯片选择解码器产生芯片选择信号。2.2主存储器，示例5。假设64K*16内存由16K*1内存芯片组成。解决方案：所需芯片数为系统16条地址线，A0A15系统16条数据线，D0D15芯片14条地址线，A0A13芯片1条数据线，D0，2.2主存。a15a 14 a13a 12 a11a 10 a9 A8 a7 a6 a5 A8 a1a 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1