第4章 触发器.ppt_第1页
第4章 触发器.ppt_第2页
第4章 触发器.ppt_第3页
第4章 触发器.ppt_第4页
第4章 触发器.ppt_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、主要内容: 1.了解各种结构的触发器的工作特点; 2.学习触发器功能描述的几种基本方法; 3.掌握不同功能触发器的符号、及其 各种描述。 4.掌握触发器的波形分析。,第4章 触发器,1. 电路结构:由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入、输出端交叉耦合。,一、基本RS锁存器,锁存器有两个互补的输出端,通常把Q端的状态作为触发器的状态,2. 逻辑功能,3. 波形分析例 在用与非门组成的基本RS锁存器中,设初始状态为0,已知输入R、S的波形图,画出两输出端的波形图。,解:由表5.1.1知,当R、S都为高电平时,触发器保持原状态不变;当S 变低电平时,触发器翻

2、转为1状态;当R 变低电平时,触发器翻转为0状态;不允许R、S同时为低电平。,4用或非门组成的基本RS锁存器,这种锁存器的触发信号是高电平有效,因此在逻辑符号的输入端处没有小圆圈。,波形分析:,二、钟控RS锁存器,给锁存器加一个时钟控制端CP,只有在CP端上出现时钟脉冲时,触发器的状态才能变化。这种锁存器称为钟控锁存器(同步RS触发器)。 1电路结构,2逻辑功能,当CP0时,控制门G3、G4关闭,触发器的状态保持不变。 当CP1时,G3、G4打开,其输出状态由R、S端的输入信号决定。,同步RS触发器的状态转换分别由R、S和CP控制,其中,R、S控制状态转换的方向;CP控制状态转换的时刻。,3触

3、发器功能的几种表示方法,触发器的功能除了可以用功能表表示外,还有几种表示方法: (1)特性方程 由功能表画出卡诺图得特性方程:,(2)状态转换图 状态转换图表示触发器 从一个状态变化到另一 个状态或保持原状不变 时,对输入信号的要求。,(3)特性表或状态表 (4)波形图,三、主从JK触发器,1电路结构,为此,将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门,这样,就构成了JK触发器。,2逻辑功能,(1)功能表:,(2)特性方程:,(3)状态转换图,特点:(1)主从触发器的翻转是在CP由1变0时刻(CP下降沿)发生的。 (2)CP一旦变为0后,主触发器被封锁,其状态不再受

4、输入信号的影响,因此不会有空翻现象。 (3)存在一次变化现象。,主从JK触发器存在的问题一次变化现象,例 已知主从JK触发器J、K的波形如图所示,画出输出Q的波形图(设初始状态为0)。,由此看出,主从JK触发器在CP=1期间,主触发器只变化(翻转)一次,这种现象称为一次变化现象。Q=0时J不能发生从010的变化,Q=1时K不能发生从010的变化,,1D触发器的逻辑功能 D触发器只有一个触发输入端D,因此,逻辑关系非常简单;,D触发器的特性方程为:Qn+1=D,四、维持阻塞边沿D触发器,D触发器的状态转换图:,2维持阻塞边沿D触发器的结构及工作原理,同步D触发器存在空翻现象,为了克服空翻,并具有

5、边沿触发器的特性,在原电路的基础上引入三根反馈线L1、L2、L3。,触发器的直接置0和置1端,RD直接置0端,低电平有效; SD直接置1端;低电平有效。,RD和SD不受CP和D信号的影响,具有最高的优先级。,3集成D触发器74HC74 特点:(1)单输入端的双D触发器。 (2)它们都带有直接置0端RD和直接置1端SD,为低电平有效。 (3)为CMOS边沿触发器,CP上升沿触发。,例 已知维持阻塞D触发器的输入波形,画出输出波形图。,解:在波形图时,应注意以下两点: (1)触发器的触发翻转发生在CP的上升沿。 (2)判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 根据D触发器的功能表,

6、可画出输出端Q的波形图。,各种逻辑功能的触发器,不同逻辑功能的触发器国际逻辑符号,D 触发器,JK 触发器,T 触发器,RS 触发器,D 触发器,1. 特性表,2. 特性方程,Qn+1 = D,3. 状态图,4.驱动表,3.状态转换图,2.特性方程,JK 触发器,4.驱动表,例 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。,T触发器,特性方程,状态转换图,逻辑符号,驱动表,T触发器,国际逻辑符号,特性方程,时钟脉冲每作用一次,触发器翻转一次。,五、集成触发器的主要参数,1.直流参数 (1)电源电流ICC (2)低电平输入电流IIL (3)高电平输入电流IIH (4)输出高电平VOH输出低电平VOL 2.开关参数 (1)最高时钟频率fmax (2)对时钟的延迟(tCPLH和tCPHL) (3)对直接置0置1端的延迟时间 (tRLH tRHL tSLH tsHL),锁存器和触发器都是具有存储功能的逻辑电路,是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 锁存器是对脉冲电平敏感的电路,它们在一定电平作用下改变状态。 触发器是对时钟脉冲边沿敏感的电路,它们

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论