DSP应用技术之二.ppt

1、DSP 应用技术之二,刘明,二 TMS320C2000处理器,2.1 TMS320C2000各系列DSP概述 2.2 芯片内部结构 2.3 常规外部引脚 2.4 程序控制 2.5 中断控制 2.6 存储器与I/O空间 2.7 片内外设,2.1 TMS320C2000概述,TMS320C2000系列DSP集微控制器和高性能DSP的特点于一身，具有强大的控制和信号处理能力，能够实现复杂的控制算法。其DSP芯片上整合了FLASH存储器、快速的AD转换器、增强的CAN模块、时间管理器、正交编码电路接口、多通道缓冲串口等外设。其强大的数据处理功能和控制功能可以大幅度提高应用效率、降低功耗。,TMS320

2、C2000系列DSP产品,C28系列是面向控制领域最高性能的处理器，具有精度高、速度快、集成度高等特点，为不同控制领域提供了高性能的解决方案。C24系列DSP则为不同应用平台提供了基本解决方案。,2.2 TMS320C2000内部结构,TMS320C2000系列DSP芯片采用改进的哈佛结构，其程序总线存储器和数据存储器分别独立，有各自的总线结构，并允许互访。 TMS320C2000系列DSP芯片有3个主要组成部分：中央处理单元、存储器、片内外设。同一系列DSP都采用相同的中央处理单元、总线结构和指令集。但片内存储器以及外设有所区别。,TMS320C240 x 内部结构框图,2.2.1 中央处理

3、单元,32位中央算术逻辑单元（CALU） 32位累加器（ACC） 输入数据定标移位部分（Input Scaling Section） 1616位的乘法器（MUL） 辅助算术单元（ALAU） 状态寄存器（ST0 the ADTR is ready for a new character to transmit. THRE Transmit register (ADTR) empty indicator. THRE is set to 1 when the contents of the transmit register (ADTR) are transferred to the transmi

4、t shift register (AXSR). THRE is reset to 0 by the loading of the transmit register with a new character. A device reset sets THRE to 1. 0 The transmit register is not empty. Port operation is normal. 1 The transmit register is empty, indicating that it is ready to be loaded with anew character.,FE

5、Framing error indicator. FE indicates whether a valid stop bit has been detected during reception. Clear the FE bit to 0 by writing a 1 to it. It is also cleared to 0 on reset. A framing error also generates an interrupt (TXRXINT). 0 No framing error is detected. Port operation is normal. 1 The char

6、acter received did not have a valid (logic 1) stop bit. OE Receive register (ADTR) overrun indicator. OE indicates whether an unread character has been overwritten. Clear the OE bit to 0 by writing a 1 to it. It is also cleared to 0 on reset. The occurrence of overrun also generates an interrupt (TX

7、RXINT). 0 No overrun error is detected. The port is operating normally. 1 The last character in the ADTR was not read before the next character overwrote it.,DR Data ready indicator for the receiver. This bit indicates whether a new character has been received in the ADTR. This bit is automatically

8、cleared to zero when the receive register (ADTR) is read or when the device is reset. The reception of a new character into the ADTR also generates an interrupt (TXRXINT). 0 The receive register (ADTR) is empty. 1 A character has been completely received and should be read from the receive register

9、(ADTR). DIOx Change detect bit for IOx. DIOx indicates whether a change has occurred on the IOx pin. A change can be detected only when IOx is configured as an input by the CIOx bit of the ASPCR (CIOx = 0) and the serial port is enabled by the URST bit of the ASPCR (URST = 1). Writing a 1 to DIOx cl

10、ears it to 0. The detection of a change on the IOx pin also generates an interrupt (TXRXINT). 0 No change is detected on IOx. 1 A change is detected on IOx.,IOx Status bit for IOx. When the IOx pin is configured as an input (by the CIOx bit of the ASPCR), this bit reflects the current level on the I

11、Ox pin. 0 The IOx signal is low. 1 The IOx signal is high. x = 0,1,2,3,IO引脚的使用 引脚IO3IO0可单独被设置为输入或输出，并且可用作异步串行口的握手信号或通用IO引脚。它们可以通过异步串行口控制寄存器ASPCR和IO状态寄存器IOSR被软件编程。,ASPCR的4个LSBs位（CIO0CIO3）用于将每个引脚设置为输入或输出。设置为0时可将对应IO管脚配置为输出，设置为1时可将对应IO管脚配置为输入。复位时，CIO0CIO3均清零， IO0IO3 管脚均为输入。 当引脚IO0IO3被配置为输入时，IOSR提供8个LSB

12、s位，用于监控这4个引脚。IOSR的第3位到第1位（IO3IO0）均用于读取相应引脚上信号的当前逻辑电平。IOSR的第7位到第4位（DIO3DIO0）均用于跟踪相应引脚上的状态变化。如果在其中一个引脚上检测到一个电平变化，则相应的检测位置1，并且TXRXINT中断请求被送入CPU。只有当引脚被配置为输入并且串行口被ASPCR的URST位使能时，DIO3DIO0才有效。 当引脚IO0IO3被配置位输出时，可以向IOSR的4个LSBs位执行写操作，写入的值将作为相应引脚上的逻辑电平。,异步串行口的中断 异步串行口有一个硬件中断(TXRXINT)，它由发送中断、接收中断、delta中断产生。TXRX

13、INT中断将迫使CPU转入程序存储器的中断矢量单元000CH。该中断矢量单元中的转移指令可使程序转到一个中断服务程序中，该中断服务程序能够确定中断产生的原因并作出相应的动作。 TXRXINT是可屏蔽中断，由中断屏蔽寄存器IMR和中断标志寄存器IFR控制，中断优先级为9(最高级是1)。为避免来自ASP的双重中断，应在相应的中断服务程序返回之前清除该中断标志(对IFR中TXRXINT写1来清空标志)。,ASP中断(TXRXlNT)分下列3种中断产生： (1) Delta中断。 当IO引脚IO0IO3用于ASP控制时(当ASPCR中的DIM1时)，如果在任意一个引脚上发生一次电平变化，则产生该中断。

14、该事件也被IOSR中的相应检测位(DIO0DIO3)指示。Delta中断通过ASPCR的DIM位可被禁止。 (2)发送中断。 在发送时，ADTR为空时将产生一个发送中断。它指示串行口准备接收一个新的发送字符。除产生中断外，串行口将IOSR的THRE位置1，通过ASPCR的TIM位可禁止发送中断。,(3)接收中断。 下列任一事件均将产生接收中断： ARTR取得一个新字符。它也可由IOSR的DR位指示。 发生溢出。ADTR的最后字符在下个字符覆盖之前没被读取，溢出可将IOSR的OE置位； 发生帧错误。在收到的字符中没有有效的停止位。帧错误可将IOSR的FE置位。 在RX引脚上检测到信号中断。此事件

15、将IOSR的BI置位。 由自动波特率检测逻辑检测出A或a字符。此事件将IOSR中的ADC置位。该中断的产生与ASPCR中的DIM，TIM，RIM位无关。,自动波特率检测 ASP具有自动波特率检测逻辑，该逻辑允许ASP锁定数据传输率。实现检测逻辑的步骤如下： (1) 设置ASPCR中的CAD位为1，IOSR中的ADC位为0，以启动自动波特率检测； (2) 以BRD寄存器定义的波特率接收来自主CPU的ASCII字符，如果接收到的第一个字符为A或a，则串行口将锁定该输入波特率，并用该波特率值刷新BRD寄存器； (3) 如果TXRXINT未被屏蔽，并且全局中断INTM使能，则产生 TXRXINT中断。

16、该中断的产生与ASPCR中的DIM，RIM，TIM位无关； (4) 在波特率检测中断之后，应该取ADTR以便清除来自接收缓冲器的A或n字符。否则，接收到的任任何字符都将指示一个溢出错误； (5) 一旦波特率被检测，必须消除CAD和ADC位。若CAD不被清除，则自动波特率检测逻辑将试图重新锁定输入字符速率。此外，只要ADC1和CAD1，将产生接收中断。,发送操作 发送器由8位发送寄存器ADTR和8位发送移位寄存器AXSR组成。异步发送一个8位数据的过程如下： (1) 向ADTR写入数据，将启动异步串行口开始发送。被发送的数据传送到AXSR； AXSR将数据转换成串行数据格式，经TX引脚发出。 (

17、2) 如果AXSR空，则数据从ADTR传送到AXSR；如果AXSR满，则数据保持在ADTR。 (3) 如果ADTR空。则产生发送中断。,异步数据格式,接收操作 接收器由8位接收寄存器ADTR和8位接收移位寄存器ARSR组成。异步接收一个8位数据的过程如下： (1) RX引脚上的下降沿启动接收操作开始，同时检测起始位。 (2) 如果起始位有效，则接收8位数据到入ARSR。 (3) 当接收到一个或两个停止位时，表示该帧数据结束；如果没有接收到停止位，则发生帧错误：IOSR中的FE位被置位，并产生TXRXINT中断。 (4) 一旦接收到有效的停止位，数据便从ARSR传送到ADTR，并产生一个TXRX

18、INT中断，同时IOSR中的DR位被置位，读ADTR可使DR清零，中断服务程序可进行读ADTR操作。 (5) 接收器等待下一个数据帧的下降沿。,2.7.6 通用IO引脚,TMS320C20 x器件提供的通用IO引脚，用于外部设备的输入/输出和多种用途。 1. 输入引脚BIO BIO可提供来自外部设备器件的输入，当外部器件需要严格的时序配合时，它可以与中断引脚配合使用。 当BIO信号为低时，可控制条件转移指令BCND、条件调用指令CC、条件返回指令RETC进行相应的转移操作。 BIO信号至少要在一个CLKOUT1周期内保持低电平。上述三条指令在其流水线的执行阶段采样BIO引脚。如果不使用BIO，则要将它置为高电平。,2. 输出引脚XF XF引脚是外部标志输