计算机组成原理(唐朔飞)系统总线 PPT.ppt

1、2,课程教学单元,第章 计算机系统概论 第章 计算机的发展及应用 第章 系统总线 第章 存储器 第章 输入输出系统 第章 计算机的运算方法 第章 指令系统 第章 CPU 的结构和功能 第章 控制单元的功能 第10章 控制单元的设计,第3章 教 学 内 容 3.1 总线的基本概念 3.2 总线特性及性能指标 3.3 总线结构 3.4 总线控制 重点：基本概念、类型、瓶颈克服、控制方法 难点：通信控制方式和特点,3.1 总线基本概念,一、总线定义: （BUS）连接各个部件的信息公用传输线，是各个部件分时共享的传输介质 某时刻只允许一个部件向总线发送信息；但多个部件可以同时从总线上接收相同的信息。,

2、为什么要用总线？,什么是总线？,分散连接的困境： 5部件间连线复杂 CPU效率低下 增减设备困难,3.1 总线的基本概念,常见总线有哪些类型？,二、总线分类,（1）片内总线（芯片级）,（2）系统总线（部件级）,（3）通信总线（设备级）,CPU内部：寄存器、ALU、ACC、CU之间的连接总线,CPU、主存、I/O之间的连接总线，版级总线：AB、DB、CB,计算机系统与其它系统之间的连接总线，完成串行或并行通讯,3.1 总线的基本概念,3.1 总线的基本概念,AMD K8双核心处理器内部总线视图,3.1 总线的基本概念,1、 AB地址总线： 传送CPU输出的地址信号，以便于寻址存储单元或者接口。单

3、向传输：从CPU存储器或者CPU接口。,地址总线的条数 决定CPU的寻址能力（楼层数） 10根 210 1024 1K 20根 220 1024K 1M 32根 232 22 230 4G 36根 236 26 230 64G,3.1 总线的基本概念,2、 DB数据总线： 在CPU和存储器、接口之间传送数据信号。 双向传输，三态（0、1、高阻抗）,数据总线的条数决定一次可最多传送数据的宽度。也就是处理器的位数。 8 根 一次传送 8位， 8位CPU 16 根 一次传送 16位，16位CPU 32 根 一次传送 32位，32位CPU 64 根 一次传送 64位，64位CPU,3.1 总线的基本概

4、念,3、 CB控制总线： 在CPU和其他设备之间传送控制信号。有的是CPU发出，有的是发向CPU。,3.1 总线的基本概念,3.1 总线的基本概念,三、总线周期: 即总线传输周期，指一次总线操作所需要的时间。通常包括4个阶段： 申请阶段T1 寻址阶段T2 传送阶段T3 结束阶段T4,3.1 总线的基本概念,四、总线宽度: 即总线位宽，指总线上能同时传输的数据位数，通常指数据总线的根数。,3.1 总线的基本概念,五、总线主设备: 即获得总线控制权的设备 总线从设备: 即被主设备访问的设备，只能响应从主设备发来的各种总线命令,3.1 总线的基本概念,六、总线带宽: 即比特率，单位时间内总线上可以传

5、输的数据位数。单位：字节/秒，Bps，每秒传送信息字节数；也可用位/秒，bps或b/s表示。 区别：波特率，单位时间内总线上可以传输的信息位数，Bps，bps，,例：某总线每秒传输10帧数据，每帧数据有8个数据位，3个测试位，求波特率和比特率。,解：波特率：1110=110bps；比特率：810=80bps,第3章 教 学 内 容 3.1 总线的基本概念 3.2 总线特性及性能指标 3.3 总线结构 3.4 总线控制 重点：基本概念、类型、瓶颈克服、控制方法 难点：通信控制方式和特点,1. 机械特性,一、总线特性:,机械连接方式上的性能。如插头插座的标准、尺寸、形状,2. 电气特性,信号传输方

6、向和有效的电平范围,每根传输线的功能，如传输地址、数据、发送控制信息,信号的时序关系,4. 时间特性,3. 功能特性,3.2 总线特性及性能指标,数据线的根数，如4bit、64bit,1. 总线宽度 2. 标准传输率 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标,二、总线性能指标:,总线频率33MHz，总线宽度32位，则传输率是,?,132MB/s,每秒传输的最大字节数（MB/s）,数据与时钟的同步、不同步,地址线与数据线复用,地址线、数据线和控制线的总和,并发、自动配置、仲裁计数方式,负载能力,3.2 总线特性及性能指标,微机常用总线性能指标对比,

7、三、总线标准,国际推荐或公布的各个模块互联的标准，包括硬件和软件方面的协议和规范。,常见系统总线标准有：PC总线标准、ISA总线标准、EISA总线标准、VESA总线标准和PCI总线标准。,常见通信总线标准有：IEEE488总线标准、USB总线标准、IDE总线标准、SCSI总线标准、RS232总线标准、CAN总线标准和IEEE1394总线标准。,它为模块互联提供了标准界面（接口），该界面对两端的模块是透明的，即任意一方只需要根据总线标准的要求实现自身一方接口的功能，而不必考虑对方与界面的接口方式。,3.2 总线特性及性能指标,系统总线标准,PC,ISA,EISA,Indrstry Standar

8、d Architecture 工业标准总线，AT总线；62+36引脚，分A/B+C/D面；24地址线，8位或16位数据线；8MB/S或16MB/S；用于PC/AT微机(286),62引脚A/B面，总线8位，地址线20位 5MB/S，用于8088和PC/XT微机,ExtendedIndrstryStandardArchitecture；双层：上层ISA，下层新增加信号；地址线4G寻址，32位数据线33.3MB/S；用于386、486及服务器,AGP,PCI,VESA,Video Electronic Standard Association视频电子标准协会制定；解决图像传输、多媒体速度要求；32

9、位局部总线；部分为ISA,部分为MCA；用于486服务器,被PCI淘汰,3.2 总线特性及性能指标,定义：（Peripheral Component Interconnet）外围部件互连，一种将外围部件以结构化可控制方式连接起来的总线标准，是基于Pentium等而发展的总线。 特点：（1）突出的高性能。32-64位数据线实现33MHz到133MHz的同步总线操作，传输速率从132MB/s升级到264MB/s，满足当前及以后相当时期内PC传输速率要求 （2）良好的兼容性。PCI总线部件和插件接口相对于处理器是独立的，PCI总线支持所有的目前和将来不同结构的处理器，因此具有相对长的生命周期。 （3

10、）支持即插即用Plug-And-Play。对于PCI扩展卡及器件，能够进行全自动配置，PCI设备中包含配置所需设备信息的寄存器。 （4）支持多主控设备系统，支持并发工作，支持无限读写突发工作方式。 （5）定义5V和3.3V两种信号环境，3.3V5V的组件技术可使电平平滑过渡。 （6）扩展灵活。PCI总线控制器用多层结构可任意增加外设。,AGP,PCI,3.2 总线特性及性能指标,PCI总线通过PCI桥与其它总线连接多总线系统,3.2 总线特性及性能指标,主板上的PCI与ISA插槽形成多总线系统,3.2 总线特性及性能指标,系统总线发展展望 从PC总线到ISA、PCI总线，再进入PCI Expr

11、ess和HyperTransport（AMD)体系，计算机在这三次大转折中也完成三次飞跃式的提升。计算机的处理速度、实现的功能和软件平台都在进行同样的进化，显然没有总线技术的进步作为基础，计算机的快速发展就无从谈起。今天，业界站在一个崭新的起点：PCI Express和HyperTransport开创了一个近乎完美的总线架构，未来十年的计算机都将奔腾在这样的基础之上。而业界对高速总线的渴求也是无休无止，PCI Express 2.0和HyperTransport 3.0都提上日程，相信它们将会再次带来令人惊喜的效能提升。,3.2 总线特性及性能指标,最初由HP公司提出，后被美国电气及电子工程师

12、学会（IEEE）和国际电气技术委员会（IEC）定为测量仪器系统的标准总线，故IEEE-488总线也称HP-IB（HP接口总线）或IEC-IB（IEC接口总线）或GP-IB（通用接口总线）。广泛应用于各种智能仪器仪表中。 IEEE-488总线连接图,3.2 总线特性及性能指标,Integrated Device Electronics，集成电子部件，是IBM PC/AT使用的高级技术配件（Advanced Technology Attachment,ATA)接口发展而来，它将控制器集成到驱动器内部，传输数据可靠性高。 目前的IDE接口采用了Quantum与Intel共同制定的Ultra DMA1

13、00技术，传输速率达到133Mb/s，容量突破137GB，循环冗余校验码CRC 。,SCSI（Small Computer System Interface） 小型计算机系统接口标准，采用了总线专用技术，可连接硬盘驱动器、软盘驱动器、CD-ROM、扫描仪、打印机及多媒体设备等，它是一种系统级接口，可以同时接到各种不同设备，通过高级命令与之通信。 SCSI总线结构图,3.2 总线特性及性能指标,Recommanded Standard-232，美国电子工业协会EIA与BELL开发的微机串口通信接口标准，232是识别代号，单端收发，更高性能的有RS-423、RS-422、RS-485等。 RS-2

14、32C标准规定有25条连线，最简单只需要使用3根线（发送线、接收线、信号地线）便可实现全双工异步串行通信，如图a。远距离通信时，一般要在双方的MODEM之间采用一根专用电话线进行通信如图b。,图a,图b,3.2 总线特性及性能指标,Universal Serial Bus Intel,Compaq,Digital,IBM,NEC,Microsoft,Northern Telecom等7家计算机通信公司，于1996共同推出的一种串行接口总线标准。到目前已经有取代现有计算机接口的趋势。,全称 IEEE l394High Performance Serial BUS Standard IEEE l3

15、94 高性能串行总线标准，起源是Apple公司于1993年提出，拟取代SCSI的高速串行总线“FireWire”，后经IEEE协会于1995年12月正式接纳成为一个工业标准。 主要性能特点： （1）通用性强。采用树形或菊花链结构级联，一个接口最多可接63个不同种类设备。最长72m。 （2）传输速率高。IEEE 1394a支持100Mbps到400Mbps的传输速率。 （3）实时性好。IEEE的高传输率加上同步传送方式，使IEEE l394对数据的传送具有很好的实时性。 （4）总线提供电源。IEEE 1394总线的6芯电缆中有2条电源线，可向被连接的设备提供410V和1.5A的电源。 （5）系统

16、中任两个带IEEE 1394接口的设备可直接连接而不需要通过PC的控制。设备之间的关系平等（6）IEEE 1394采用设备自动配置技术，PnP。,3.2 总线特性及性能指标,第3章 教 学 内 容 3.1 总线的基本概念 3.2 总线特性及性能指标 3.3 总线结构 3.4 总线控制 重点：基本概念、类型、瓶颈克服、控制方法 难点：通信控制方式和特点,3.3 总线结构,一、单总线结构,1、结构框图,2、特点,IBM PC ISA EISA、PDP-1等微型机,使用一条总线，简单，成本低： 处理器和主存储器之间通信 主存储器和输入/输出设备之间通信,不允许两个设备同时传输信息 多设备时，传播延迟

17、时间影响工作效率 高速设备传输时，单总线将成为系统瓶颈,3、缺点,4、应用,3.3 总线结构,二、双总线结构,1、结构框图,3.3 总线结构,2、特点,Apple Macintosh II 等大中型计算机,两条总线： 主存总线：处理器和主存储器之间的通信 I/O总线：为输入/输出设备提供信 后者通过通道（适配器）和前者总线相连，通道具有特殊处理功能，管理I/O设备，完成设备与主存的数据传送。,3、应用,3.3 总线结构,三、三总线结构,1、结构框图A,3.3 总线结构,2、特点,三条总线： 主存总线：处理器和主存储器之间的通信 I/O总线：为输入/输出设备提供信息 DMA总线：高速外设与主存交

18、换信息 主存总线与DMA总线不能同时访问主存； I/O总线在CPU执行I/O指令时才用。 大大减少处理器-主存总线负载,现代PC基本采用的结构,3、应用,3.3 总线结构,三、三总线结构,3、结构框图B,3.3 总线结构,四、四总线结构,1、结构框图,3.3 总线结构,2、特点,四条总线： 局部总线：处理器和Cache之间的通信，主存与Cache之间的通信 系统总线：连接主存、Cache 高速总线：高速外设（局域网、图像图形处理站、多媒体、SCSI）与主存交换信息的通道 扩展总线：低速设备（传真机、调制解调器、串口）挂接总线，通过接口连入高速总线。,3.3 总线结构,五、实用总线结构举例,1、

19、传统微型机总线结构图,3.3 总线结构,五、实用总线结构举例,2、VESA总线结构图,3.3 总线结构,五、实用总线结构举例,3、PCI总线结构图,3.3 总线结构,五、实用总线结构举例,4、多层PCI总线结构图,3.3 总线结构,第3章 教 学 内 容 3.1 总线的基本概念 3.2 总线特性及性能指标 3.3 总线结构 3.4 总线控制 重点：基本概念、类型、瓶颈克服、控制方法 难点：通信控制方式和特点,3.4 总线控制,总线控制： 即处理总线事务（仲裁、请求、传输）：接收总线控制权请求，决定由哪个设备在什么时候控制总线，怎样正确的传输和接收信息的功能。包括判优控制（仲裁逻辑）和通信控制。

20、,判优控制定义 多个主设备同时需要占用总线时，由总线控制器按照优先级顺序确定谁获得总线控制权的过程。 判优控制的基本要求： 某总线主设备使用总线前应发出总线请求 只有得到授权后，主设备才能使用总线 使用完毕后，主设备应通知并交权于仲裁器,一、判优控制,路口没有交通警察，所有车辆先停下，确认其他方向没有来车后通行,有交通警察在路口依照高优先级指挥交通，如救护车、消防车等,总线控制器在判优控制时的平衡因素： 优先权：优先级高的设备应该得到优先服务 公平性：最低优先级的设备也不能永远被排除在总线服务之外 判优控制方式：,3.4 总线控制,1、链式查询,硬件组成：3根控制总线（BS、BR、BG）BG发

21、生器 判优过程：设备发送BR信号，控制器接收到BR后产生BG信号，BG串行地从离总线控制器最近的设备依次送到下一设备，其到达的接口有总线请求，则不再下传，该设备获得总线控制权，发出BS，同时使用总线。使用完毕，交回控制权，BG重新从最近设备出发查询。 优点：简单，易扩充设备 缺点： 无法保证公平性，低优先级设备可能得不到总线使用权。 总线授权信号的逐级传递限制了总线的速度 对电路故障非常敏感,3.4 总线控制,3.4 总线控制,2、计数器定时查询,硬件组成：3根控制总线（BS、BR、设备地址线），控制器内部有计数器。 判优过程：设备发送BR信号，控制器接收到BR后，计数器开始计数，向设备发出地

22、址信号，若某请求设备的地址与计数器发出地址值一致，该设备获得总线控制权，发出BS，同时使用总线。使用完毕交回控制权，计数器再发出新的值。 优点：设备优先级由计数器初值和计数次序决定，可用程序设置；对电路故障不太敏感 缺点：增加了新控制线，控制复杂,3.4 总线控制,3.4 总线控制,3、独立请求方式,硬件组成：2n根控制总线（BRi、BGi），控制器内部有排队电路。 判优过程：各设备发送BRi信号，控制器接收到多个BRi后，排队电路根据优先次序确定响应设备，发出BGi，该设备获得总线控制权，发出BS，同时使用总线。使用完毕交回控制权，排队电路再发出新的BG值。 优点：设备优先级由排队电路决定，

23、可用程序设置；响应速度快。 缺点：控制线数量多，控制更复杂,3.4 总线控制,3.4 总线控制,4、分散控制,硬件组成：无总线控制器，但有仲裁线；各主设备中自己有仲裁器模块和仲裁号。 判优过程：主设备有总线请求时，将自己的唯一仲裁号发送到仲裁总线上；同时各设备的仲裁器将仲裁总线上的仲裁号与自己的仲裁号进行比较，如果仲裁总线上的号大则取消自己的请求，否则，保留自己的请求；最后获胜的仲裁号留在仲裁总线上，该设备获得总线控制权，同时使用总线。使用完毕，交回控制权，开始新一轮仲裁竞争。 优点：响应快，简单，适于多CPU系统 缺点：主设备复杂，优先权不易改变,逻辑电路：略,3.4 总线控制,通信控制定义

24、 指获取总线控制权的主设备如何使用总线的过程，如怎样获知开始和结束、双方怎样协调和配合。 通信控制的四个阶段： T1申请分配阶段：主设备申请，仲裁授予总线使用权 T2寻址阶段：占用总线的主设备发出参与本次传输的从设备的地址和命令 T3传数阶段：主从设备交换数据，由源进入目的模块 T4结束阶段：主设备信息撤离总线，让出总线使用权,二、通信控制,3.4 总线控制,通信控制分类,由统一总线时钟控制数据传送,采用应答方式，无公共时钟标准,起止同步，中间异步，插入等待,充分挖掘系统总线每瞬间的潜力,1、同步通信特点,通信双方在约定时间内完成通信 逻辑简单、高速 按最慢模块设定公共时钟，各个模块存取时间差

25、异不能太大，否则效率低,3.4 总线控制,同步式数据输入（读）传输时序图,从,主,主,总线,3.4 总线控制,同步式数据输出（写）传输时序图,主,主,总线,主,3.4 总线控制,2、异步通信特点,通信双方使用握手协议完成通信 不使用统一的时钟 可适应设备的不同速度 不用担心时钟信号扭曲，距离可较长,3.4 总线控制,3、半同步通信特点,发送方在系统时钟前沿发送信号 接收方用系统时钟后沿判断、识别 允许不同速度的模块和谐工作，通信中增加WAIT信号,3.4 总线控制,4、分离式通信,方式：为充分挖掘总线传输潜力，将总线周期分为两个子周期；第一个子周期A模块发送命令、B地址、A编号及其它信息，发送

26、完毕立即放弃总线使用权；第二个子周期B模块准备好数据后申请总线，获准后传送B地址、A编号及A所需数据。 特点： 各模块都需要申请总线 获得总线使用权后采用同步传送，不需要对方回答 各模块在准备数据的过程不使用总线 总线不存在空闲等待时间,3.4 总线控制,应用： 适宜于大型计算机中多个主从模块间信息交叉重叠并行传输,1、总线结构方面： 采用多总线结构，适用不同传输速度的设备的需要 以存储器为数据传输中心 避免无关数据通过CPU传送，尽量减轻CPU的负担，减少CPU参与I/O数据传输的命令，提高CPU效率 总线控制器具有自主管理下级设备和不同的总线标准相互转换的功能 高速设备适宜采用高速总线，尽量靠近CPU总线 低速设备可以采用低速总线，优先级低于高速设备 总线传输距离愈短愈好，控制总线愈少愈好,？思考,设计总线时怎样尽量提高总线效率,3.4 总线控制,？思考,设计总线时怎样尽量提高总线效率,2、总线参数选择方面： 数据总线和地址总线分离，不复用地址和数据线 地址和数据可在一个总线周期内同时传输 代价：(a) 更多的传输线, (b)