触发器的逻辑功能_第1页
触发器的逻辑功能_第2页
触发器的逻辑功能_第3页
触发器的逻辑功能_第4页
触发器的逻辑功能_第5页
已阅读5页,还剩28页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、2020/7/11,1,4.3 触发器的逻辑功能,4.3.1 RS触发器,4.3.2 D触发器,4.3.3 JK触发器,4.3.4 T触发器,4.4 集成触发器及其应用,4.4.1 集成JK触发器,4.4.2 集成D触发器,4.4.3 集成触发器的应用举例,本章小结,返回,结束 放映,2020/7/11,2,复习,同步触发器的触发方式? 什么是同步触发器的空翻? 主从触发器的触发方式? 边沿触发器的触发方式? 触发器的逻辑功能?,触发器的分类: 按逻辑功能不同:RS触发器、D触发器、JK触发器、T触发器和T触发器等。 按触发方式不同:电平触发器、边沿触发器和主从触发器等。 按电路结构不同:基本

2、RS触发器,同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。,4.3 触发器的逻辑功能,触发器的逻辑功能通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。,2020/7/11,4,4.3.1 RS触发器,表4-5 RS触发器状态转换表,返回,以主从RS触发器为例分析RS触发器的逻辑功能。,状态转换表是表示触发器的现态Qn、输入信号和次态Qn+1之间转换关系的表格。,1.状态转换表,R有效置0,S有效置1,R、S不允许同时有效,R、S同时无效保持,2020/7/11,5,2.特性方程(又称为状态方程),由状态转换表得到Qn+1的状态转换卡诺图。,图4-15 RS触发器的Qn+1卡

3、诺图,进一步可写出Qn+1的表达式。,输入,输出,约束条件,表示不允许将R、S同时取为1,2020/7/11,6,3.状态转换图,图4-16 RS触发器的状态转换图,状态转换图:表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号(R、S)提出的要求。,两个圆圈表示状态0和1,箭头表示状态转换的方向,在箭头旁边用文字或符号表示实现转换所必备的条件,2020/7/11,7,4.3.2 D触发器 1.状态转换表,表4-6 D触发器的状态转换表,返回,2.特性方程,Qn+1=D,3. 状态转换图,图4-17 D触发器的状态转换图,2020/7/11,8,4.3.

4、3 JK触发器,图4-18 JK触发器的逻辑符号 (a)下降沿触发 (b)上升沿触发,返回,JK触发器是一种多功能触发器,在实际中应用很广。 JK触发器是在RS触发器基础上改进而来,在使用中没有约束条件。 常见的JK触发器有主从结构的,也有边沿型的。,2020/7/11,9,2. 状态转换表,1. 功能表,表4-7 JK触发器功能表,表4-8 JK触发器状态转换表,2020/7/11,10,3. 特性方程,4. 状态转换图,图4-19 JK触发器的状态转换图,2020/7/11,11,5. 时序图(以CP下降沿触发的JK触发器为例),图4-20 JK触发器的时序图,在CP的下降沿更新状态,次态

5、由CP下降沿到来之前的J、K输入信号决定。,2020/7/11,12,具有保持和翻转功能。,4.3.4 T触发器,表4-9 T触发器的功能表,返回,1.功能表,2. 状态转换表,表4-10 T触发器的状态转换表,2020/7/11,13,3. 特性方程,4. 状态转换图,图4-21 T触发器的状态转换图,令JK触发器的JKT,就可实现T触发器。,图4-22 JK触发器接成T触发器,2020/7/11,14,5. T触发器,(1)T触发器的功能 把T=1时的T触发器称为计数型触发器,又叫做T触发器。 每来一个CP脉冲,T触发器就翻转一次,显然能实现计数功能。,表4-11 T触发器的状态转换表,特

6、性方程为,2020/7/11,15,(2)JK触发器的计数形式,令JK触发器的J= K =1,就可以构成T触发器。,图4-23 JK触发器的计数形式 (a)电路 (b)工作波形,仿真,2020/7/11,16,(3)D触发器的计数形式,令D=Qn,D触发器就可以构成T触发器。,图4-24 接成计数形式的D触发器 (a)电路 (b)工作波形,仿真,2020/7/11,17,目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。,4.4 集成触发器及其应用,表4-12 常用集成触发器,返回,2020/7/11,18,4.4.1 集成JK触发器,图4-25 集成JK触发器74LS112

7、(a) 外引脚图 (b) 逻辑符号,返回,常用的有74LS112、CC4027等。,74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端,均为低电平有效。,1. 74LS112的外引脚图和逻辑符号,2020/7/11,19,2. 逻辑功能,表4-13 74LS112的功能表,2020/7/11,20,3. 时序图,图4-26 74LS112的时序图,置0,置1,置1,置0,2020/7/11,21,4.4.2 集成D触发器,图4-27 双D触发器74LS74 (a) 外引脚图 (b)逻辑符号,返回,1. 双D触发器74LS74外引脚图和逻辑符号,2020/7/11,

8、22,2. 逻辑功能,表4-14 双D触发器74LS74的功能表,触发方式为CP上升沿触发。,低电平有效的异步置0端和异步置1端,2020/7/11,23,3. 时序图,图4-28 74LS74的时序图,置0,置D,置1,2020/7/11,24,单按钮电子转换开关电路,该电路只利用一个按钮即可实现电路的接通与断开。,4.4.3 集成触发器的应用举例,图4-29 74LS112的应用电路,返回,1. 74LS112的应用实例,用触发器F1构成无抖动开关,S为按钮开关。,触发器F2接成计数形式,每按一次按钮S,相当于为触发器F2提供一个时钟脉冲下降沿。,Q2端经三极管VT驱动继电器KA,利用KA

9、的触点转换即可通断其它电路。,2020/7/11,25,图4-30 同步单脉冲发生电路 (a)电路图 (b)工作波形,2. 74LS74的应用实例,同步单脉冲发生电路。 该电路借助于CP产生两个起始不一致的脉冲,再由一个与非门来选通,便组成一个同步单脉冲发生电路。,从波形图可以看出,电路产生的单脉冲与CP脉冲严格同步,且脉冲宽度等于CP脉冲的一个周期。电路的正常工作与开关S的机械触点产生的毛刺无关,因此,可以应用于设备的起动,或系统的调试与检测。,2020/7/11,26,1.触发器是具有记忆功能的的逻辑电路,每个触发器能存储一位二进制数据。 2.按照逻辑电路结构的不同,可以把触发器分为基本R

10、S触发器、同步RS触发器、主从触发器和边沿触发器。 按照触发方式不同,可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。 按照逻辑功能不同,可以把触发器分为RS触发器、JK触发器、D触发器、T触发器和T触发器。,本章小结,返回,2020/7/11,27,3. RS触发器具有约束条件。 T 触发器和D触发器比较简单。 T触发器是一种计数型触发器。 JK触发器是多功能触发器,它可以方便地构成D触发器、T触发器和T触发器。 4. 描述触发器逻辑功能的方法有功能表、状态转换表、特性方程、状态转换图和时序图。 5. 集成触发器产品通常为D触发器和JK触发器。在选用集成触发器时,不仅要知道它

11、的逻辑功能,还必须知道它的触发方式,只有这样,才能正确的使用好触发器。,2020/7/11,28, 逻辑符号 “”表示边沿触发方式, “”表示主从触发方式, 非号“”:表示低电平有效, 加小圆圈“”:表示低电平有效触发或下降沿有效触发, 不加小圆圈“”:表示高电平有效触发或上升沿有效触发 。,总结:触发器的两要素,返回,1逻辑功能 描述方法:逻辑符号、特性表、驱动表、特性方程,2020/7/11,29, 特性表,2020/7/11,30, 驱动表, 特性方程,2020/7/11,31,(1) 基本RS触发器 直接电平触发(低电平有效/高电平有效),无CP,返回,2. 触发方式,(2) 同步触发 CP的(高/低)电平期间触发, 在整个电平期间接收信号RS/JK/D/T, 在整个电平期间状态相应更新,所以存在空翻。,(3) 边沿触发 只在CP的或边沿触发, 只在CP的或边沿接收信号RS/JK/D/T, 只在CP的或边沿状态更新,克服了空翻。,2020/7/11,32,(4) 主从触发 有主、从

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论