数字电路锁存器详解.ppt

1、5.2基本RS锁存器，5.4主从触发器，5.5维护阻塞触发器，5.6触发器的逻辑功能和描述，5.1概述，5.7应用示例，5.3门控RS锁存器，第5章锁存器和触发器，A，2，相关知识复习：组合电路：无存储元件，无反馈，输出与原始状态无关。本章的重点是：(1)通过学习锁存器和触发器建立时间序列的概念；各种触发器的逻辑功能和触发模式。是内存元素，具有反馈，输出与原始状态相关。锁存器和触发器分类。锁存器和触发器的外部逻辑功能和触发模式。特征：锁存器和触发器是具有存储功能的基本逻辑单元，可以存储一位二进制信息。有两种可以保持的稳定状态，分别用于表示逻辑0和逻辑1。在适当输入信号的作用下，它可以从一种状态

2、转换到另一种状态；在输入信号被取消之后，可以保存获得的新状态。锁存器和触发器是时序逻辑电路的基本单元。4，5.2基本遥控门锁闩，2。电路结构：R-S锁存电路图，由两个或非门组成，1。由门电路组成的逻辑符号，它与组合逻辑电路的根本区别在于电路中有一条反馈线，即门电路的输入和输出端是交叉耦合的。R和S是触发脉冲输入端，R是复位端，S是置位端，A，5，3，工作原理，(1)当S=0，R=1，输出状态1)S=0，且高电平R有效，因此锁存器被置为0。R是复位端子，复位。1，0，当Q=1时，称为1锁存状态，当Q=0时，称为0锁存状态。(2)当S=1且R=0时，输出状态2)S=1，并且S高电平有效，因此锁存器

3、被设置为1。s是集合结束集。0，1，0，1，0，两个稳定状态：锁存器的记忆功能，当A，7，0，0，R和S同时变为0时，输出不稳定。(4)R=S=1，RS=0(约束)，A，8，函数表，RS=0(约束)，Qn是锁存器的原始状态(当前状态)，Qn 1是锁存器的新状态(子状态)，A，9，4，波形图，反映了输入信号值和触发器状态之间的对应关系。保持、不允许、设置为1、不允许、不确定、A、10、5、由与非门组成的基本RS锁存器、A、11，该触发器的触发信号在低电平有效，因此在逻辑符号的输入端有一个小圆圈。A，12，基本锁存器的特性概述，由于反馈线的存在，无论它是复位还是置位，有效信号只需要在短时间内起作用

4、，即“触摸-去”，具有两个互补输出和两个稳定状态，具有复位(Q=0)、置位(Q=1)和保持原始状态三种功能，并且R是复位输入取决于锁存器结构，A，13，5.3门锁存器，1。通过向基本锁存器添加两个与门G3和G4，由锁存使能信号e控制的栅极RS锁存器。当E=0，G3和G4被阻塞，Q3和Q4都为0时，S和R端的电平不影响输出，基本锁存器保持不变；当E=1时，G3和G4打开，输出由S和R决定，从而完成基本锁存功能。电路结构和工作原理，当RS=0(约束条件)和E=1时，E，A，15、不变，不变，不变，不变，置1，置0，置0，不变，功能波形图，A，18，3，选通锁存器翻转的问题，因为在E=1期间可以同时

5、接收到R和S信号，此时，如果R和S变化多次，锁存器的状态可能翻转多次，这称为翻转。E，A，19，5.4主从触发器，1，主从RS触发器，主锁存器，从锁存器，1，1，1，1，A，20。主从触发器的逻辑结构是主从结构，分别由两个互补时钟控制。，A，21，CP=1，主锁存器工作，S和R影响主锁存器的输出Q(信息写入主锁存器)，但从锁存器被禁用，状态保持不变；从锁存器工作。如果主锁存器的输出Q在该时刻之前改变，当从锁存器CP有效时，其输出将相应地改变。工作原理，(主锁存器工作，从锁存器保持)，(从锁存器看起来像主锁存器)，当A，22，CP=0时，禁止主锁存器，S和R不影响Q，从锁存器的输入信号保持不变，

6、稳定后输出不变。触发器的总输出q可能仅在CP从1变为0时触发，这称为下降沿触发。一旦CP变为0，主锁存器被阻塞，并且其状态不再受R和S的影响，因此不会有翻转现象。在RS锁存器中，有必要限制同时输入R和S的出现，这给使用带来了不便。为了从根本上消除这种情况，RS锁存器可以连接到JK锁存器。从锁存器、主锁存器、反馈线、2、主从触发器、A、25、主锁存器、从锁存器、CP、工作原理、f主机开路、f主机状态由j和k决定、接收信号并临时存储。f奴隶封锁，f奴隶状态保持不变。CP、CP、状态保持不变。从触发器的状态取决于主触发器，并保持主触发器和从触发器的状态一致，因此称为主从触发器。触发器接收信号，并在f

7、从机打开、f主机被阻塞、以及CP、CP、CP和CP为高电平(即f主机状态由j和k决定，f从机状态保持不变)时临时存储它们。要求j和k的状态在CP高电平期间保持不变。CP下降沿()触发器触发触发器(从机状态与主机状态一致)。当CP为低电平时，F主模块J和K不起作用，CP，逻辑功能分析，(1)J=1，K=1，让触发器的原始状态为“0”，主从状态一致，而0，0，1，CP，为“？”状态，转到“0”状态，CP，主从状态一致，0，0，1，CP，(2)J=0，K=1，让触发器的原始状态为“1”，让触发器的原始状态为“0”，CP，(3) j=1，k=0，画出输出Q的波形图(让初始状态为0)和J-K触发器的工作

8、波形，A，36。绘制主从触发器的波形图时，应注意以下两点：(1)触发触发器发生在时钟脉冲的触发沿(此处为下降沿)；(2)判断触发器的子状态的基础是在时钟脉冲37的下降沿之前输入端的状态。1，0，1，0，1，0，0，1，0，1，0，主从触发器：CP=1，如果j和k多次改变，触发器的状态不对应真值表。对激励信号的严格要求。触发状态不对应真值表，A，38，5.5边沿触发，1。保持块D触发器、边沿触发器：上升沿触发器或下降沿触发器，在触发时间前后的几个延迟时间内，激励端的信号保持不变，因此可以根据激励输入稳定地翻转。A，39，基本RS锁存器由与非门(低有效)，q，d，1，1，d，d组成，状态不变，触发

9、器被阻塞，A，40，(1)当CP=0，Qn 1=Qn，保持；(2)当CP到达时，Qn 1=D，触发翻转；(3)当CP=1，Qn 1=Qn，保持，工作原理，CP在上升沿前接收信号，上升沿时触发，上升沿后输入D不再工作，触发器状态保持。A，41，示例：D触发器工作波形图，A，42，2，具有传输延迟的触发器，由两个与非门组成的SR锁存器作为触发器的输出，与非门作为触发器的输入电路，用于接收J和K的输入值。根据逻辑功能的不同特点，时钟控制触发器通常分为RS触发器、D触发器、JK触发器和T触发器。5.6触发器的逻辑功能及其描述。逻辑功能描述描述触发器的子状态和原始状态与输入信号之间的逻辑关系。描述方法包

10、括特征表(真值表)、特征方程、状态转移图、波形图等。关于触发方式及其表示的电路结构和逻辑功能，A，44，2，特征方程Q n 1D 3，状态转移图，描述触发器状态转移关系和转移条件的图形称为状态图，I，D触发器1，D触发器状态真值表，II，JK触发器1，JK触发器真值表，A，46，2，特征方程JK触发器的特征方程为，3。状态转换图：如果JK触发器的两个输入端J和K连接在一起，并且所连接的输入端由T表示，则A、47、3和T触发器构成T触发器.1.真值表，A，48，2。特性方程t触发器的特性方程是3。状态转换图。当T触发器的输入控制端为T=1时，称为T触发器。T触发器的特征方程为：A，49，4，RS

11、触发器，1。状态真值表，A，50，RS触发器功能表，A，51，2。特征方程RS触发器的特征方程是，其中SR=0是约束项。3，状态转换图，A，52，触发器功能转换，1。将JK触发器转换成具有其他功能的触发器(1)JKD分别写出JK触发器和D触发器的特性方程，并进行比较，绘制逻辑图：A，53，(2)JKT(T)，写出T触发器的特性方程：和JK触发器的特性。使T=1，可以得到T触发器。A，54，2被D触发器转换成具有其它功能的触发器。(1) DKK写出了D触发器和JK触发器的特征方程，比较了两者，得到：并画出了逻辑图。A，55，(2)DT图(b) (3)DT图(c)，A，56，典型集成电路介绍，双上升沿D触发器，A，57，双下降沿J-K触发器，A，58，示例1:时钟CP和输入信号D的波形如图所示，并尝试在每个触发器的输出端绘制Q的波形，5.7应用示例，Q1、Q2，示例2:时钟CP波形如图所示，尝试绘制输出端的波形例3，a，61，a，62:时钟CP波形如图所示，试着画出每个触发器q端的波形，让每个输出端q的初始状态Qn=0为0。1.在使用触发器时，我们应该特别注意触发器的模式，否则很容易导致整个数字系统工作异常。2.边缘触发器具有很强的抗干扰能力，并且没有翻转现象，因此应该得到广泛应用。A，65，总结