数电课件 7.2 数模和模数转换学习资料

7.2

模数转换7.2.1A/D转换的基本原理

A/D转换就是把模拟电压量uI转换成为与它成比例的二进制数字量Dn。

A/D转换转换过程通过取样、保持、量化和编码四个步骤完成。量化：就是把幅值可连续变化的电压转化成为所规定的单位量化电压的整数倍。编码：就是把量化的结果用代码表示。(1)A/D转换器功能框图ADC最大的输入电压为Uimax=（2n-1）V

V

——ADC的单位量化电压，即最小分辨率。1、输入输出关系uI——直流或缓慢变化的电压Dn

=[uI/V

][uI/V

]——将商uI/V

取整(2)ADC的输出2．取样由于输入电压在时间上是连续的，故只能在特定的时间点对输入电压取样。按取样定律，要正确恢复输入电压uI，取样脉冲的频率必须高于输入模拟信号最高频率分量的两倍。取样结束后需要保持到下一次采样时刻，以便将这些取样值转换成数字量输出。模数转换一般需要增加一个取样-保持过程。它按一定采样周期把时间上连续变化的信号周期变为时间上离散的信号。对uI取样-保持过程取样-保持过程3、量化和编码由于输入电压的幅值是连续变化的，它的幅值不一定是其量化单位的整倍数，所以量化过程会引入误差，这种误差叫量化误差。量化后的信号只是一个幅值离散的信号，为了对量化后的信号进行处理，还应该把量化的结果用二进制代码或其它形式表示出来，这个过程就叫做编码。量化的方法一般有两种：只舍不入法和有舍有入法。0~0.7V的模拟信号转化为3位二进制数码的量化过程方法二（四舍五入法）它的最大量化误差为

0.05

方法一（只舍不入法）它的最大量化误差为

0.1

1.采样——保持电路原理图模拟开关、存贮电容和两个缓冲放大器。电路组成：7.2.2采样-保持电路2.工作原理(1)当控制信号uD为高电平时，模拟开关T导通，电容C上的电压uC跟随输入电压uI变化，A2的输出uO与输入模拟信号uI相同，为该时刻的采样值。当采样控制信号uD为低电平时，模拟开关T截止，uC保持不变，A2的输出为上一次采样结束时的电压。3.A/D转换器的分类(1)按转换速度分由高到低并行比较型、逐次渐近型和双积分型。(2)按有无中间参数分直接转换型和间接转换型。把模拟输入信号转换成中间信号时间后，再转换成数字信号。间接A/D转换器一般又可以分为:a.电压-频率变换型把模拟输入信号转换成中间信号频率后，再转换成数字信号。b.电压-时间变换型7.2.3并行比较型A/D转换器电路由分压、比较和编码三部分组成。1.三位并行比较型ADC原理图2.工作原理分压电路由八个相同的电阻组成，它把基准电压VREF分成八层。每层电平可用一个二进制数码来表示。模拟输入电压uI与七个基准电压同时进行比较。若uI低于基准电压，比较器输出为0；反之，输出为1。3.模拟电压、比较器输出和输出代码之间的关系X6X5X4X3X2X1X000000000000001000001100001110001111001111101111111111111d2d1d0000001010011100101110111uI(0.000~0.125)VREF(0.125~0.250)VREF(0.250~0.375)VREF(0.375~0.500)VREF(0.500~0.625)VREF(0.625~0.750)VREF(0.750~0.875)VREF(0.875~1.000)VREF缺点：随着分辨率的提高，比较器和有关器件按几何级数增加，使得并行比较型ADC的制作成本较高。优点：转换速度非常高，转换时间只取决于比较器的响应时间和编码器的延时，典型值为100ns，甚至更小。4.并行比较型A/D转换器的特点7.2.4逐次渐进型A/D转换器控制电路1.逐次渐进型A/D转换器的方框图组成：数码寄存器D/A转换器电压比较器类似于天平称物体重量。2.工作原理设有四个砝码共重15克，每个重量分别为8、4、2、1克。待秤重量Wx=13克，秤量步骤：8g+4g8g+4g+2g8g+4g+1g8g8g<13g

12g<13g

14g>13g13g＝13g234

1砝码重比较判断顺序保留保留保留撤去逐次渐近型A/D转换器的基本工作原理：a.控制电路首先把寄存器的最高位置1，其它各位置0。b.D/A转换器把寄存器的这个数值转换成为相应的模拟电压值uC。c.把uC与输入的模拟量uI相比较，如果uC>uI

，应该使最高位为0；如果uC<uI

，所以应该保留这个1。d.再把次高位置1，并用同样的方法判别次高位应该是1还是0。e.按照这样的方法，依次进行，直到最低有效位的数值被确定，就完成了一次转换。这时寄存器输出的数码就是输入的模拟信号所对应的数字量。顺序脉冲序数寄存器状态Q7···Q0DAC输出电压uO(V)比较器输出状态该位数码的留与舍1234567810000000110000001010000010110000101110001011110010111010101110112.8164.2243.5203.8724.0484.1364.0924.11410111011留舍留留留舍留留

3.A/D转换器工作过程(uI

=4.115V，UΔ

=0.022V)

4.D/A转换器输出电压uO的波形【例】4位逐次渐近型A/D转换器如图所示，设模拟输入电压uI=5.4V，DAC的单位量化电压V△=0.5V。为了减小量化误差，DAC的输出减去V△/2的偏移量后得到ug。(1)试说明电路的主要组成部分。(2)试说明电路的工作原理。【解】(1)电路的主要组成部分：DAC、电压比较器C、数码寄存器FF0～FF3、移位寄存器、控制逻辑电路G1~G13

。(2)电路的工作原理转换开始信号先将移位寄存器的输出QAQBQCQDQEQF置成100000状态。此时QF打开时钟控制门，转换开始。第一步：第1个脉冲的上升沿将4位寄存器的最高位Q3置1，而其它各位Q2Q1Q0清为0。这时DAC的输出量化电压uC为4V，比较电压ug=3.75V，由于uI>ug，比较器输出CO为低电平，封锁了FF3的清0信号。同时，移位寄存器右移一位，输出变成010000状态。uI<

ug

，比较器输出高电平放开FF2的清0信号控制门。移位寄存器右移变成001000状态。第二步：第2个脉冲的上升沿使FF2的Q2置1，Q3保持为1状态不变。ug=5.75V第三步：第3个脉冲的上升沿将寄存器的Q1置成1，并将Q2的1清除，ug为4.75V。由于uI>ug，比较器输出为高电平1，移位寄存器成为000100状态。由于uI>ug，比较器输出为0，移位寄存器的输出成000010状态。第四步：第4个脉冲的上升沿将将寄存器的Q0置为1，Q1的1保持不变。ug=5.25VQF的高电平将将输出控制门G8～G11打开，在输出端得到转换结果D。同时，QF关闭时钟控制门，转换结束。第五步：由于上一步比较器输出为低电平0，第5个脉冲的上升沿保留Q0的1不变。移位寄存器的输出右移成000001。脉冲序数寄存器状态Q3···Q0ug/V比较器输出状态数码的留与舍123410001100101010113.755.754.755.250100留舍留留转换器工作过程(ui=5.4V)ug的波形图优点：速度较快，电路结构简单。缺点：抗干扰能力不理想。

5.A/D转换器的特点7.2.5双积分型A/D转换器双积分型A/D转换器是一种电压—时间变换型ADC。由于计数与

t成正比，从而把被测电压转换成为与之成正比的数字量。首先把被测电压先转换成与之成正比的时间间隔

t。1.基本概念然后利用计数器在

t时间间隔内对一已知恒定频率fc的脉冲进行计数。2.双积分A/D转换器原理框图电路组成：积分器、过零比较器、时钟控制门、n位二进制计数器和定时器。Q=1时S1接-VREF。第二次，对恒定基准电压

VREF进行定值积分，称为比较阶段。Q=0时S1接+uI；双积分A/D转换器在一次转换过程中要进行两次积分：第一次，对输入电压+uI进行定时积分，又称为采样阶段。两次积分具有不同的斜率，故称为双斜积分(简称为双积分)A/D转换器。2.工作原理(1)首先控制信号提供清零脉冲CR，n位计数器和定时器清零。S2短时闭合，积分电容放电。(2)Q=0时S1接+uI积分器对输入电压uI积分，输出电压由于此时uO<0，比较器的输出uC=1，门G打开，计数器计数，在2n个脉冲后，采样结束。在采样结束时刻t1，积分器的输出电压为随着采样结束，定时器Q=1，使电子开关S1与B端接通，积分器转入下一阶段。输出电压:(3)积分器对基准电压-VREF进行反向积分，计数器从零开始重新计数。双积分A/D转换的工作波形当t=t2时uO=0，计数器停止计数，即令

t=t2-t1，则第二次积分结束时，计数器的数值缺点：转换速度慢完成一次A/D转换一般需几十毫秒以上。可见，若T1取20ms的整倍数，双积分A/D转换器具有极强的抗50Hz工频干扰的能力。3.转器的特点优点：抗干扰能力强。7.2.6∑-Δ转换器20世纪90年代以来，在一片混合信号CMOS大规模集成电路上将抽样、量化、数字信号处理融为了一体，从而获得了低价格、高分辨率的∑-Δ型ADC。∑-Δ型ADC分辨率高达24位，主要应用于高精度数据采集特别是数字音响、多媒体等电子测量领域。∑-ΔADC采用增量编码方式。即根据后一个量值与前一个量值的差值的大小来进行量化编码，若是比前一个大,则输出"1",反之,则输出"0",最后通过把这些"1"或者"0"累加起来,也就成了数字输出,另一方面,把这个数字信号DAC反馈回去和下一个模拟信号进行比较。∑-Δ转换器又称为过采样转换器。工作原理：与积分型ADC相似，即将输入电压转换成时间（脉冲宽度）信号，再用数字滤波器处理后得到数字值。∑-Δ型ADC由模拟∑-Δ调制器和数字抽取滤波器组成。∑-Δ调制器主要完成信号抽样及增量编码，它给数字抽取滤波器提供增量编码即∑-Δ码。数字抽取滤波器完成对∑-Δ码的抽取滤波，把增量编码转换成高分辨率的线性脉冲编码调制的数字信号。∑-ΔADC原理图主要组成：积分器、比较器、1位DA转换器和数字滤波器。工作原理:时钟脉冲CP通过D触发器控制积分器输入端模拟开关S1的切换。若积分器输出uO>0，比较器输出CO为“0”。时钟脉冲CP使D触发器输出Q为“0”，控制S1切向VREF。积分器反向积分，输出uO下降。

uk=uI+VREF>0积分器输入当uO≤0时,比较器输出为“1”，CP使D触发器输出Q为“1”，开关S1接通-VREF,如此循环,积分器以TCP为积分区间对uk

进行分段积分。uO的变化周期决定了D触发器输出序列信号的周期。若在一个序列周期中，D触发器输出高电平“1”的CP周期数为n，低电平“0”的周期数为m。积分器正向积分，uO上升。uk=uI-VREF<0积分器对uk

反向积分的总时间为m个时钟周期mTCP，对uk正向积分的总时间为nTCP。则序列周期设uI在转换过程中不变，积分器在一个序列周期的输出为

T=(m+n)TCP

由于uO也以序列信号的周期T变化，所以等于初始值uO(t0)，故由此可得：连续不断地对输入模拟信号uI和基准参考电压VREF的和或差进行积分，将输入模拟量转换成波特率等于时钟频率的周期性串行数字信号序列。该序列周期信号中的高电平“1”和低电平“0”的位数之差与序列周期之比也等于输入模拟信号uI和基准参考电压VREF之比。对D触发器输出的串行信号序列进行数字滤波，运算后即得与输入模拟信号成正比的数字量。用数字抽取滤波器测量出串行输出信号序列的n和m，计算出2n(n-m)/(n+m)，即可得到A