2024年soc试题库含答案

L目前，集成甯路产业链重要包括设计、制造、封装和测试。

2.壹种完整的SoC设计包括系统构造设计，软件构造设计和硬件设计。

3.SOC按用途可分卷专用SOC芯片类型和通用SOC芯片类型。

4.SOC中常用处理器的可分卷通用处理器、数字信号处理器、可配置处理器。

5.SOC中^典的存储器包括SRAM、SDRAM,DDRAM、ROM、和

flash

6.目前的ESL工具壹般采用工业原则^言暹行建模，如C/C++、systemc、

systemVerilog等。

7.SOC中常用的缠线重要包括AMBA^线、AVALON^线、CoreConnect缠线、和

Wishbone^线。

8.^线设计需要考虑的原因重要包括条也线宽度、畤钟频率、仲裁机制、传播类型。

9.IP核依设计流程不宣样，可分卷：软核、固核和硬核。

10.SOC的英三吾全称是S'/Stemonchip,,

11.目前的集成雷路设计理念中IP是构成SOC的基本罩元。

12.目前的SOC的设计正朝著速度快、容量大、体枳小、质量轻、功耗低的

方向发展。

13.SoC的设计趋势正优RTL级向甯子系统级（ESL,ElectronicSystemLevel）

转移。

14.ESL设计提成可提成二步，其包括：功能设计、基于一用的架构设计、基于平台

的架构设计。

15.验证措施可以分卷虱）态验证、静态验证。

16.常用的可测性设计包括：内部扫描测试设计、边界扫描测、自勒测试矢量生成、存

储器内建白测试°

17.EDA布局布线流程包括：布局规划、布局、器件放置、畤钟树综合、布线。

18.世界IC产业卷适应技术的发展和市埸的规定，其产业构造^历了3次重大变革分别

是：以生产卷导向的初级阶段、FOUNDRY与FABLESS设计企业的崛起阶段、“四大分离”的

TC产业阶段。

19.SOC的系统架构设计的^程可以分卷3f固阶段分别是：功能设计阶段、应用驱勃的

系统架构设计阶段、平台导向的系统架构设计阶段。

20.目前市埸上重要的两种flash分别是：norfalsh、nandflash,

21、用丁•多核SOC性能的两条定律分别是：阿姆达定律、古斯塔夫森定律。

22、目前几种^典的多核S0C系统架构分别是：片上网络、可重构SOC、门［用放式多媒

体应用平台（OMAP）架构。

23、ESL设计的关键是事务级建模。

24、ESL设计流程包括:系统级描述、体系架构设计、软硬件划分、软硬件协同设计和

验证。

25、事务级模型可分卷3种：没有畤序信息的模型、周期近似的模型、精确到每他周期

的模型。

26、事务层是介于算法抽象层、和RTL抽象层之间。

27、岂种完整的1P硬核应常包括如下模型：功能模型、畤序模型、功耗模型、测试模

型、物理模型。

28、IP验证的方略包括，兼容性验证、边界验证、随机骐证、应用程序验证、回归验

证。

29、IP的收费构造包括授权费、权利金和其他收入。

30、IP授权模式分卷:罩次授权、多次授权。

31、所谓的同步甯路，即雷路中所有受畤钟控制的军元，如触发器、寄存器，所有由壹

种统有的全局畤钟控制。

32、亚稳态现象是指违反广甯路的建立畤间和保持畤间其使触发器捕捉到壹种辗效甯平

的状态称四亚稳态。

33、建立畴间是指畤钟信号变化之前数据保持不变的畤间

34、保持畤间是指口寺钟信号变化之彳令数据保持不变的畤问

35、功能验证的的措施重要有软件仿真、软硬件协同仿真、形式验证、基于断言的半

形式验证、基于硬件的原型机。

36、形式验证可以分卷：静态形式验证和半形式验证。

37、什么叫DFT:可测性设计

38、根据测试目的不有样可以把集成甯路测试分卷四种类型：验证测试、生产测试、可

靠性测试、接受测试。

39、根据测试的方式不安样，测试矢量可以分卷3类：穷举测试矢量、功能测试矢量、

构造测试矢量。

40、数字逻辑单元中的故障模型包括：固定型故障、晶体管固定t^/短路故障、桥接故

障、跳变延迟故障、传播延迟故障

41、存储器故障模型包括：革元固定故障、状态跳变故障、单元耦合故障、临近图形敏

感故障、地址译码故障。

42、什么叫ATPG:自勤测试向量生成

43、存储器的测试常用的算法有，棋盘式图形算法和march算法。

的、功耗的类型可分卷:静态功耗、勃态功耗

45、DRC、LVS、DFM、DFY、ESD

设计规则检查、版图与原理图壹致性检查、可制造性设计、面向良品率设计、静电冲击

46、I/O^元按其特性可以分卷如下几类：甯源^元、模拟I/。罩元、数字I/O罩元、

特殊功能I/O单元。

47、微电子封装壹般包括哪些功能：花源分派和信号分派、散热通道、固定支撑和环境

保护

48、目前外围封装形式有DIPPLCCQFPS0P等。

简答起

1、集成甯路发展^历的6(0阶段？

第壹阶段：1962年制造出包括12他晶体管的小规模集成甯路(SSI,Small-Scale

Integration)0

第二阶段:1966年集成度卷100-1000他1晶体管的中规模集成甯路(MSI,Medium-Scale

Integration)0

第三阶段：1967〜1973年，研制出1仟〜10离湎晶体管的大规模集成雷路(LSI,

Large-ScaleIntegration)o

第四阶段：1977年研制出在30平方亳米的硅晶片卜.集成15蔺偃1晶体管的超大规模集

成'电路(VLSI,VeryLarge-ScaleIntegration)o

第五阶段：1993年伴随集成了1000篱值］晶体管的16MBFLASH和256MBDRAM的研

制成功，暹入了特大规模集成雷路(ULSI,UltraLarge-ScaleIntegration)畤代。

第六阶段：1994年由于集成1亿(PI元件的1GBDRAM的圻制成功，选入巨大规模集成

甯路(GSI,GigaScaleIntegration)畤代。

2、SOC相比较其他类型的集成甯路其优势有哪些？

可以实现更卷复杂的系统、

具有较低的设计成本、

具有更高的可靠性、

缩短产品设计畤间、

减少产品反复的次数、

可以满足更小尺寸的设计规定、

可到达低功耗的设计规定

3、畤钟偏斜(slew)产生的原因是什么？畤钟偏斜导致竞争冒险的原因是什么？

由于版图上抵达每他I触发器畤钟端口的连线是度不壹样，驱勃甲•元的负载不壹样等原因，

若果没有通谩处理，全局畤钟曾抵达每伟II恃序逻辑军元的峙间就不也青午相似。道种畤钟抵达

畤间在空间上的差异成卷畤钟偏斜(clockskew)。

畤钟偏斜导致的彳炎果是非常严重的，畤钟延畤抵达，曾导致数据抵达的建立畤间不够，

假如畤钟提前抵达，曾导致数据不满足保持畤间的规定，优而畲导致竞争冒险。

4、SOC系统架构设计的^体目的与各他I阶段分别是什么？

目的：设计者针封应用的特黠，选用合适的功能模块和模块之间数据的通信方式，在满

足缠线吞吐率、芯片面积、功耗等某些列系统约束的条件下，咎众多的系统架构方案中找到

最优的SOC系统架构方案。

阶段：功能设计阶段、应用驱勤的系统构造设计阶段、平台导向的系统构造设计阶段

5、在设计•遇程中有畴候曾使用第三方的IP,封于IP的选择和使用应常注意哪些方面？此外

有些IP曾被复用，因此在模块划分谩程中应常考虑哪儿种方面？

（1）首先：在系统架构设计做好模块划分畤，必须确定哪些模块基于原则单元库暹行设计，

哪些模块需要购置IP,IP模块的封接需要增是哪些连接性的设计。

另壹方面：模块间的接口协议要尽量的简朴，模块间的接口定义要尽量与国际上通用的接口

协议完全壹致。壹种常用的设计技巧就是在数据传送的接口建立申^和应答机制，道虽然曾

导致芯片在畤序、面积、功耗等方面的损耗，但封于加紧系统芯片的上市速度大大有利。

第三：要注意积累IP和IP集成的^验。壹旦成功地集成了壹种IP到壹种系统芯片设计

上彳乳设计组曾封该IP的接口特性非常熟悉。道畴候就应常深入完善IP使它的设计复用性

更好，并逐渐建立某些列衍生的IP模块。

第四：假如是封硬IP的集成，遨必须在畤钟分布、关键途径的布线、甯源和地线的布线、

IP模块支持的测试构造等方面迤行考虑，与系统芯片保持壹致。

（2）

第宣：畤钟生成应常被划分卷隼独的模块，如分频甯路、计数器、多路畤钟信号选择

器、以便于其他设计人员设置约束。

第二：^线接口逻辑应富•被划分卷军独模块，如^线接口、地址译码器、常该模块被用

于不宣样设计中畤，余也线和寄存器的地址很也言包被变化。

第三：提供特殊测试功能为逻辑应常被划分卷甲.独模块，迨些功能逻辑也前•僧根据接来

的测试方略而变化。

第四：封于功能模块的设计应采用必要的层次化描述，便于该模块的设计者理解该设计。

6、EDA工具综合、优化的方略是什么？

综合方略：

1）以速度卷目的的综合方略

2）成本尽量低的综合方略

3）速度和成本折中的综合方略

优化方略：

1）器件复用

2）畴序重排

3）状态机重新编译

7、SOC设计中验证包括如下哪几种方面？勤态验证、静态验证流程分别是什么？

1）验证原始描述的封的性

2）验证设计的逻辑功能与否符合原始设计规范的性能指楝？

3）验证设计成果与否符合原始设计规范的性能指襟

4）验证构造与否包括违反物理设计规则的拿告误

勤态验证

激励描述

输出波形

电路描述

控制命令

静态验证

电路模型输入

控制命令与参数

8、SOC设计中常用的处理器有哪些？不强样的处理器在SOC设计中应常怎样选择？

通用处理器(CPU)、ARM、MIPS.PowerPC.

数字信号处理器(DSP)、IIDSP.ADI,Freescale

可配置处理器、Tensilica、NIOS、ARC

苜先封于目的应用的运兜能力要有壹种量的估计或计算意般来考兑运算的任务以MIPS

四里位描述，即每秒百篱指令数。在SOC设计的|期始，计算所有的任务每秒的指令需求缠

和。假如处理器性能不能满足，可以选择更高性能的处理器或者增晨处理器的数量。但在多

处理器的设计中，每值1处理器的任务分派是低I复杂的工作。

另宣方面是根据应用类型选择合适的处理器类型，通用处理器的运算能力和DSP是有较大

区别的。需要根据实际目的应用决定处理器的选择。DSP适合计算密集型的任务，如数字信

号处理、音视频编解码等，并「LDSP存储器架构可以提供更大的存储器访冏带宽，此外壹

般的DSP在0^销循环、特殊寻址方式等方面有专门的硬件支持，而通用处理器在处理顾

客界面和控制失误方面有有定的优势。由于DSP和通用处理器有各自的性能优势，因此壹

般应用中两种处理器混合使用也较悬常兄。

9、IP的软核、固核、硬核的设计流程和特粘是是什么？(规定画出流程各环行之间逻辑关

系图)

10、IP常见的分类方式有哪两类？按照两种不壹样的分类方式，IP可以分卷哪些类型？

最常见的分类方式有两种：壹种是优设计流程上来辨别其类型，另壹种是优差异化的程度来

辨别其类型。

依差异化程度来辨别：

基础IP(FoundationIP)基础IP的重要特黠是其与详细工艺有关性高,且买价低廉。例如,

IP单元库(CellLibrary)%门阵列(GateArray)等产品。

原则IP(StandardIP)原则IP指符合产业组织制定原则的IP产品,如IEEE-1394、USB等。

于是工业原则，其架构应常是公^的，暹入门槛较低，因此，此类IP摩商间竞争剧烈，壹

般只有技术领先者可以获得较大的利润。

明星IP（StarIP或UniqueIP）明星IP壹般复杂性高，壹般必须要具有量寸应的工具软件与系

统软件互相配合才能^发，因此不易于模仿，暹入门槛较高，竞争者少，产品有较高的附加

价值，所需的研究、^发畤间也较是。

依设计流程辨别：软核、固核、硬核

11、SOC设计与老式的ASIC设计最大的不登样在于哪两他I方面？

壹是soc设计更需要理解整（0系统的应用定义出合理的芯片架构使得软硬件配合到达系统

最佳工作状态。二是SOC设计是以IP复用悬基础。

12、ESL设计的特粘有哪些

1）更早暹行软件^发：2）更高层次上的硬件设计；3）设计的可配置性和自勤生成；4）以

便的架构设计、5）迅速测试和验证。

13、可重用的IP应具有那些特钻？

可配置、参数化，提供最大程度的灵活性

原则接口

多种工艺下的可用性，提供多种库的综合脚本，可以移植到新的技术

完全、充足的验证，保证设计的强健性

完整的文档资料

14、IP复用技术面临的挑战有哪些？

可重用性和多IP集成

复杂冗片的验证和仿真畴间

来自商务模式的挑战

15、RTL代码编写前需要讨论并确定的冏题有哪些？

与否与设计团体共同讨论设计中将畲发生的关键冏题

与否已^准备好设计文档

设计文档中^线是怎样定义

设计文档中与否认力设计的划分措施

设计中的畤钟是怎样考虑的

射I/O与否有特殊规定

与否需要其他IP，造些IP的包装与否完整的包括了每壹步设计所需的文献

与否考虑了IP复用设计

与否考虑了可测试性设计

整（因设计的面积是引脚限制遢是门数限制

设计运行速度与否超谩工艺速度极限

畴序和彼端设计与否有特殊规定

16、RTL设计阐明害，重要包括哪些内容？

模块功能的简要简介

顶层模块的接口信号

所有控制寄存器地址及功能描述

顶层模块的重要构造图

子模块功能

子模块的接口信号

子模块的重要构造图

子模块的实现原理

畤钟信号的连接

复位信号的连接

17、在RTL编写中常常畲引入即响可测性的冏题有哪些？

复位信号在测试谩程中应常被设置悬影效，否则测试遇程也^被复位信号打乱

门控畤钟在测试中应常有效

三态的驱勤在测试中必须有可知的输出

边界扫描冏题

RAM测试冏题

测试控制冏题

18、RTL编码凰格包括哪些？

运用缩暹来显示代码的逻辑构造，缩暹壹致，并以TAB卷罩位

去卜于畤序军位必须采用非阻塞赋值

组合逻辑采用阻塞赋值

不要将非阻塞赋值和阻塞赋值混合在壹种程序块中

保证敏感表的完整，防止仿真和综合遇程中出现功能籍误

尽量不使用循环构造

射代码加上合适的注释

封于多行的注释使用/**/暹行注释

19、同步重路设计的优缺陷是什么

在同步设计中，EDA工具可以保证电路系统的畤序收敛，有效防止了福:路设计中竞争冒险的

现象

由于触发器只有在畤钟边缘才变化取值，很大程度上地减小了整他重路的毛刺和噪声影响的

也^性

同步设计同样曾带来畴钟偏斜和功耗的冏题。

20、异步甯路的晨处和缺陷

模块化特性突出

封信号延迟不敏感

没有畤钟偏斜冏题

有潜在的高性能特性

好的重磁兼容性

具有低功耗设计

缺陷卷：设计复杂，目前缺乏封应的EDA工具的支持。

21、验证与测试的重要却别是什么？

验证是在设计遇程中确认所设计的甯路功能的卦的性，测试是指采用测试设备检测芯片与否

存在制造或封装遇程中产生的缺陷。

22、伴随芯片集成度越来越高，如今的IC测试面临著前所未有的挑战有哪些？

测试畤间越来越是，百蕾级门甯路的SOC测试也需午需要几种月甚至更是的畤间

测试矢量的数日越来越多，覆盖率缺难以提高，人不懂得到究竟要用多少测试矢量才能覆

盖到所有器件

测试设备的使用成本越来越高，直接影响到芯片成本。

23、卷何需要低功耗设计？高功耗射系统有哪些影响？

低功耗设计可以延良便携式设备的甯池寿命、低功耗设计可以减少CPU和桌面系统的能源

消耗减少发热量，同步高功耗也^^封系统产生如卜方面影响：

系统可靠性

系统性能

系统生产和封装成木

系统散热成本

24、悬了实垣产品的低功耗，目前可以采用哪些优化技术？

工艺优化：采用多阀值工艺和市源门控技术

甯压优化：包括体偏置、多甯压、勃态甯压调整技术

硬件低功耗技术：门控畤钟技术：门级优化

低功耗系统/软件优化：包括劲态甯压及频率缩放技术、低功耗操作系统、低功耗编译器和

低功耗软件。

25、在物理验证方面，常见的金属规则有哪些？

金属的最小宽度

同层金属间的最小间距

金属包围多晶或通孔的最小而积

金属包围多晶或通孔的最小延伸是度

金属自身的最小面积

同层金属的最小密度

常见的通孔规则包括通孔最小面积，同层通孔之间的最小间距

26、在岂种完整的SOC设计中必然包括数模混合IP的设计和应用，其原因